存储器装置的制作方法
本文公开的主题涉及用于计算节点的存储器系统。更具体地，本文公开的主题涉及具有直接位于计算节点管芯上的多个位置处的一种或更多种存储器类型的计算节点管芯。
背景技术：
1、随着计算进步已经显著超过存储器带宽，作为每个计算工作的存储器强度的测量的每翻转字节(bytes-per-flop)已经减少了许多年。然而，直接离开处理器的引脚带宽仍然是每翻转字节度量的瓶颈。另外，访问支持计算节点的存储器的计算节点消耗大量功率。随着存储器带宽和容量的增加以及随着计算节点与支持存储器之间的物理距离的增加，功率成本增加。确定计算节点和存储器之间的可允许通信量的带宽通常限于次优级别，其涉及引脚带宽。增加的带宽通常是期望的，以改善每翻转字节比率，尽管它也增加了与功率相关联的成本，特别是如果存储器和计算节点之间的物理距离大。
2、当前的存储器方案努力通过例如使用物理上位于计算节点旁边的高带宽存储器(hbm)和堆叠在计算节点之上的静态随机存取存储器(sram)来使存储器更靠近计算节点。
技术实现思路
1、示例实施方式提供了一种存储器装置，其可以包括逻辑管芯、高带宽存储器管芯和第一存储器管芯。逻辑管芯可以包括第一表面。高带宽存储器管芯可以在第一预定位置处位于第一表面上，并且第一存储器管芯可以在与第一预定位置不同的第二预定位置处位于第一表面上。在一个实施方式中，第一存储器管芯可以包括只读存储器、随机存取存储器、非易失性存储器或其组合。在另一实施方式中，第一存储器管芯可以包括可编程只读存储器、可擦除可编程只读存储器和电可擦除可编程只读存储器中的至少一个。在又一实施方式中，第一存储器管芯可以是随机存取存储器，高带宽存储器可以堆叠在第一存储器管芯上。在又一实施方式中，第一存储器管芯可以是动态随机存取存储器、静态随机存取存储器、nand闪存存储器、nor闪存存储器、单级或多级相变存储器、电阻存储器、纳米线存储器、铁电晶体管随机存取存储器、反铁电存储器、畴壁和自旋轨道转移存储器、基于晶闸管的存储器、自旋转移矩mram或其组合。在一个实施方式中，该装置可以进一步包括在第三预定位置处位于第一表面上的第二存储器管芯，该第三预定位置不同于第一预定位置和第二预定位置。在另一实施方式中，逻辑管芯与高带宽存储器、第一存储器管芯和第二存储器管芯中的至少一个之间的至少一个电连接可以是混合铜接合或微凸块接合。在又一实施方式中，第一存储器管芯和第二存储器管芯中的至少一个可以是只读存储器、随机存取存储器、非易失性存储器或其组合。在又一实施方式中，第一存储器管芯和第二存储器管芯中的至少一个包括可编程只读存储器、可擦除可编程只读存储器和电可擦除可编程只读存储器中的至少一个。在一个实施方式中，第一存储器管芯和第二存储器管芯中的至少一个可以是只读存储器、随机存取存储器、可编程只读存储器、可擦除可编程只读存储器和电可擦除可编程只读存储器中的至少一个。在另一实施方式中，第一存储器管芯和第二存储器管芯中的至少一个可以是动态随机存取存储器、静态随机存取存储器、nand闪存存储器、nor闪存存储器、单级或多级相变存储器、电阻存储器、纳米线存储器、铁电晶体管随机存取存储器、反铁电存储器、畴壁和自旋轨道转移存储器、基于晶闸管的存储器、自旋转移矩mram或其组合。在又一实施方式中，逻辑管芯可以是中央处理单元(cpu)和加速器中的至少一个。
2、示例实施方式提供了一种存储器装置，其可以包括逻辑管芯、高带宽存储器管芯、第一存储器管芯和第二存储器管芯。逻辑管芯可以包括第一表面。高带宽存储器管芯可以在第一预定位置处位于第一表面上。第一存储器管芯可以在第二预定位置处位于第一表面上，第一存储器管芯与逻辑管芯之间的至少一个电连接可以是混合铜接合或微凸块接合。第二存储器管芯可以在不同于第一预定位置和第二预定位置的第三预定位置处位于第一表面上，第二存储器管芯与逻辑管芯之间的至少一个电连接可以是混合铜接合或微凸块接合。在一个实施方式中，第一存储器管芯和第二存储器管芯中的至少一个可以是只读存储器、随机存取存储器、非易失性存储器或其组合。在另一实施方式中，第一存储器管芯可以是随机存取存储器，高带宽存储器可以堆叠在第一存储器管芯上。在又一实施方式中，第一存储器管芯和第二存储器管芯中的至少一个可以是可编程只读存储器、可擦除可编程只读存储器和电可擦除可编程只读存储器。在又一实施方式中，第一存储器管芯和第二存储器管芯中的至少一个可以是只读存储器、随机存取存储器、可编程只读存储器、可擦除可编程只读存储器和电可擦除可编程只读存储器。在一个实施方式中，第一存储器管芯和第二存储器管芯中的至少一个可以是动态随机存取存储器、静态随机存取存储器、nand闪存存储器、nor闪存存储器、单级或多级相变存储器、电阻存储器、纳米线存储器、铁电晶体管随机存取存储器、反铁电存储器、畴壁和自旋轨道转移存储器、基于晶闸管的存储器、自旋转移矩mram或其组合。在另一实施方式中，逻辑管芯可以是中央处理单元(cpu)和加速器中的至少一个。
技术特征：
1.一种存储器装置，包括：
2.根据权利要求1所述的存储器装置，其中所述第一存储器管芯包括只读存储器(rom)、随机存取存储器(ram)、非易失性存储器或其组合。
3.根据权利要求2所述的存储器装置，其中所述第一存储器管芯包括可编程只读存储器(prom)、可擦除可编程只读存储器(eprom)和电可擦除可编程只读存储器(eeprom)中的至少一个。
4.根据权利要求1所述的存储器装置，其中所述第一存储器管芯包括随机存取存储器(ram)，
5.根据权利要求1所述的存储器装置，其中所述第一存储器管芯包括动态随机存取存储器(dram)、静态随机存取存储器(sram)、nand闪存存储器、nor闪存存储器、单级或多级相变存储器(pcm)、电阻存储器(reram)、纳米线存储器、铁电晶体管随机存取存储器(fetram)、反铁电存储器、畴壁(dw)和自旋轨道转移(sot)存储器、基于晶闸管的存储器、自旋转移矩mram(stt-mram)或其组合。
6.根据权利要求1所述的存储器装置，进一步包括在第三预定位置处位于所述第一表面上的第二存储器管芯，所述第三预定位置不同于所述第一预定位置和所述第二预定位置。
7.根据权利要求6所述的存储器装置，其中所述逻辑管芯与所述高带宽存储器、所述第一存储器管芯和所述第二存储器管芯中的至少一个之间的至少一个电连接包括混合铜接合或微凸块接合。
8.根据权利要求6所述的存储器装置，其中所述第一存储器管芯和所述第二存储器管芯中的至少一个包括只读存储器(rom)、随机存取存储器(ram)、非易失性存储器或其组合。
9.根据权利要求8所述的存储器装置，其中所述第一存储器管芯和所述第二存储器管芯中的至少一个包括可编程只读存储器(prom)、可擦除可编程只读存储器(eprom)和电可擦除可编程只读存储器(eeprom)中的至少一个。
10.根据权利要求6所述的存储器装置，其中所述第一存储器管芯和所述第二存储器管芯中的至少一个包括只读存储器(rom)、随机存取存储器(ram)、可编程只读存储器(prom)、可擦除可编程只读存储器(eprom)和电可擦除可编程只读存储器(eeprom)中的至少一个。
11.根据权利要求6所述的存储器装置，其中所述第一存储器管芯和所述第二存储器管芯中的至少一个包括动态随机存取存储器(dram)、静态随机存取存储器(sram)、nand闪存存储器、nor闪存存储器、单级或多级相变存储器(pcm)、电阻存储器(reram)、纳米线存储器、铁电晶体管随机存取存储器(fetram)、反铁电存储器、畴壁(dw)和自旋轨道转移(sot)存储器、基于晶闸管的存储器、自旋转移矩mram(sttm-ram)或其组合。
12.根据权利要求1所述的存储器装置，其中所述逻辑管芯包括中央处理单元(cpu)和加速器中的至少一个。
13.一种存储器装置，包括：
14.根据权利要求13所述的存储器装置，其中所述第一存储器管芯和所述第二存储器管芯中的至少一个包括只读存储器(rom)、随机存取存储器(ram)、非易失性存储器或其组合。
15.根据权利要求13所述的存储器装置，其中所述第一存储器管芯包括随机存取存储器(ram)，
16.根据权利要求13所述的存储器装置，其中所述第一存储器管芯和所述第二存储器管芯中的至少一个包括可编程只读存储器(prom)、可擦除可编程只读存储器(eprom)和电可擦除可编程只读存储器(eeprom)中的至少一个。
17.根据权利要求16所述的存储器装置，其中所述第一存储器管芯和所述第二存储器管芯中的至少一个包括只读存储器(rom)、随机存取存储器(ram)、可编程只读存储器(prom)、可擦除可编程只读存储器(eprom)和电可擦除可编程只读存储器(eeprom)中的至少一个。
18.根据权利要求16所述的存储器装置，其中所述第一存储器管芯和所述第二存储器管芯中的至少一个包括动态随机存取存储器(dram)、静态随机存取存储器(sram)、nand闪存存储器、nor闪存存储器、单级或多级相变存储器(pcm)、电阻存储器(reram)、纳米线存储器、铁电晶体管随机存取存储器(fetram)、反铁电存储器、畴壁(dw)和自旋轨道转移(sot)存储器、基于晶闸管的存储器、自旋转移矩mram(stt-mram)或其组合。
19.根据权利要求13所述的存储器装置，其中所述逻辑管芯包括中央处理单元cpu和加速器中的至少一个。
技术总结
存储器装置可以包括逻辑管芯、高带宽存储器管芯和第一存储器管芯。逻辑管芯可以是中央处理单元或加速器，并且可以包括第一表面。高带宽存储器管芯可以在第一预定位置处位于第一表面上。第一存储器管芯可以在不同于第一预定位置的第二预定位置处位于第一表面上。第一存储器管芯可以是只读存储器、随机存取存储器、非易失性存储器或其组合。
技术研发人员：C·G·蒂伦,D·约瑟夫
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/9/23