ESD保护器件及芯片的制作方法
本发明涉及半导体器件，特别是涉及一种esd保护器件，还涉及一种芯片。
背景技术：
1、静电释放（esd）保护是集成电路（ic）设计中的重要环节。参照图1，esd保护器件通过阳极anode（也称为正极）和阴极cathode（也称为负极）接入集成电路中进行esd保护。随着工艺节点越来越小，或是一些高压应用的电压较高，对于ic的esd提出了更高的要求。
2、一种常用的esd保护器件是ggnmos(gate-ground nmos，即栅极接地的nmos)。图2是相关技术中一种多指结构(multi-finger)ggnmos，相当于多个ggnmos结构并联。ggnmos器件主要通过寄生的npn三极管t1导通来泄放esd电流。
3、传统的ggnmos结构的缺点是单位尺寸的泄放电流能力比较差，想得到强的esd保护能力，就需要相应很大的器件尺寸。
技术实现思路
1、基于此，有必要提供一种esd电流泄放能力较强的esd保护器件及芯片。
2、一种esd保护器件，包括：n型区；p型区，与所述n型区相邻设置；p型掺杂区，位于所述n型区中；第一n型掺杂区，位于所述p型区中；第二n型掺杂区，位于所述p型区中，所述第一n型掺杂区位于所述第二n型掺杂区与所述p型掺杂区之间；第一栅极，位于所述第一n型掺杂区和第二n型掺杂区之间的区域的上方；其中，所述第一n型掺杂区和所述第一栅极连接所述esd保护器件的负极，所述p型掺杂区连接所述esd保护器件的正极；所述esd保护器件还包括分压单元，所述分压单元的一端连接所述第二n型掺杂区、另一端连接所述esd保护器件的正极。
3、上述esd保护器件，当esd保护器件的正极有esd脉冲到来时，其ggnmos（第一n型掺杂区为ggnmos的源极区，第一栅极为ggnmos的栅极，第二n型掺杂区为ggnmos的漏极）会首先触发导通放电。并且ggnmos的寄生npn三极管（第一n型掺杂区作为三极管的发射极，p型区作为三极管的基极，第二n型掺杂区作为三极管的集电极）也触发导通放电。随着电压进一步上升，寄生npn三极管的导通电流逐步增加，使得p型掺杂区- n型区- p型区-第一n型掺杂区形成pnpn的scr（silicon controlled rectifier，晶闸管）导通，esd脉冲能够迅速地从scr释放掉。因此上述esd保护器件单位器件面积的esd电流泄放能力强，既发挥了ggnmos导通快的特点，又发挥了scr放电能力强的特点。由于设置了分压单元，使得scr的正极电压（即p型掺杂区的电压）比ggnmos的漏极电压上升得快，在泄放esd大电流时，大部分的电流是通过scr泄放，避免ggnmos因电流过大导致烧毁，并且降低了latch-up（闩锁）风险，从而有效提升esd保护器件的抗闩锁能力。
4、在其中一个实施例中，esd保护器件还包括第三n型掺杂区，所述第三n型掺杂区位于所述第一n型掺杂区与p型掺杂区之间。
5、在其中一个实施例中，esd保护器件还包括第二栅极，所述第二栅极位于所述第三n型掺杂区与第一n型掺杂区之间的区域的上方，所述第二栅极连接所述esd保护器件的负极。
6、在其中一个实施例中，所述第三n型掺杂区的一部分位于所述n型区中、另一部分位于所述p型区中。
7、在其中一个实施例中，所述分压单元包括二极管单元，所述二极管单元的阴极侧连接所述第二n型掺杂区、阳极侧连接所述esd保护器件的正极；所述二极管单元包括至少一个二极管，所述二极管单元被配置为当包括两个以上二极管时，这些二极管相互串联。
8、在其中一个实施例中，esd保护器件还包括：第四n型掺杂区，位于所述p型区中，所述第二n型掺杂区位于所述第四n型掺杂区与所述第一n型掺杂区之间；第三栅极，位于所述第四n型掺杂区与所述第二n型掺杂区之间的区域的上方；所述第三栅极和第四n型掺杂区连接所述esd保护器件的负极。
9、在其中一个实施例中，所述第一n型掺杂区作为第一ggnmos的源极区，所述第二n型掺杂区作为所述第一ggnmos的漏极区，所述第一栅极作为所述第一ggnmos的栅极。
10、在其中一个实施例中，所述第三栅极作为第二ggnmos的栅极，所述第四n型掺杂区作为所述第二ggnmos的源极区，所述第二n型掺杂区还作为所述第二ggnmos的漏极区。
11、在其中一个实施例中，所述p型掺杂区的掺杂浓度大于所述p型区的掺杂浓度，所述第一n型掺杂区和第二n型掺杂区的掺杂浓度大于所述n型区的掺杂浓度。
12、在其中一个实施例中，所述第三n型掺杂区的掺杂浓度大于所述n型区的掺杂浓度。
13、在其中一个实施例中，所述第四n型掺杂区的掺杂浓度大于所述n型区的掺杂浓度。
14、一种芯片，包括前述任一实施例所述的esd保护器件。
15、上述芯片通过前述实施例的esd保护器件进行esd保护，esd保护器件单位器件面积的esd电流泄放能力强，既发挥了ggnmos导通快的特点，又发挥了scr放电能力强的特点，且esd保护器件的抗闩锁能力强。
技术特征：
1.一种esd保护器件，其特征在于，包括：
2.根据权利要求1所述的esd保护器件，其特征在于，还包括第三n型掺杂区，所述第三n型掺杂区位于所述第一n型掺杂区与p型掺杂区之间。
3.根据权利要求2所述的esd保护器件，其特征在于，还包括第二栅极，所述第二栅极位于所述第三n型掺杂区与第一n型掺杂区之间的区域的上方，所述第二栅极连接所述esd保护器件的负极。
4.根据权利要求2所述的esd保护器件，其特征在于，所述第三n型掺杂区的一部分位于所述n型区中、另一部分位于所述p型区中。
5.根据权利要求2所述的esd保护器件，其特征在于，所述第三n型掺杂区的掺杂浓度大于所述n型区的掺杂浓度。
6.根据权利要求1所述的esd保护器件，其特征在于，所述分压单元包括二极管单元，所述二极管单元的阴极侧连接所述第二n型掺杂区、阳极侧连接所述esd保护器件的正极；所述二极管单元包括至少一个二极管，所述二极管单元被配置为当包括两个以上二极管时，这些二极管相互串联。
7.根据权利要求1所述的esd保护器件，其特征在于，还包括：
8.根据权利要求1所述的esd保护器件，其特征在于，所述第一n型掺杂区作为ggnmos的源极区，所述第二n型掺杂区作为所述ggnmos的漏极区，所述第一栅极作为所述ggnmos的栅极。
9.根据权利要求1所述的esd保护器件，其特征在于，所述p型掺杂区的掺杂浓度大于所述p型区的掺杂浓度，所述第一n型掺杂区和第二n型掺杂区的掺杂浓度大于所述n型区的掺杂浓度。
10.一种芯片，其特征在于，包括权利要求1-9中任一项所述的esd保护器件。
技术总结
本发明涉及一种ESD保护器件及芯片，所述器件包括：N型区；P型区，与N型区相邻设置；P型掺杂区，位于N型区中；第一N型掺杂区，位于P型区中；第二N型掺杂区，位于P型区中，第一N型掺杂区位于第二N型掺杂区与P型掺杂区之间；第一栅极，位于第一N型掺杂区和第二N型掺杂区之间的区域的上方；第一N型掺杂区和第一栅极连接ESD保护器件的负极，P型掺杂区连接ESD保护器件的正极；ESD保护器件还包括分压单元，分压单元的一端连接第二N型掺杂区、另一端连接ESD保护器件的正极。本发明既发挥了GGNMOS导通快的特点，又发挥了SCR放电能力强的特点。同时，由于初始使用GGNMOS泄放一部分电流，可以使保持电流大幅度抬升，有效提升ESD保护器件的抗闩锁能力。
技术研发人员：黄璐,张卫,王浩,黄勇
受保护的技术使用者：无锡华润上华科技有限公司
技术研发日：
技术公布日：2024/9/23