一种碳化硅晶体管结构及其制备方法与流程

本申请涉及半导体，尤其涉及一种碳化硅晶体管结构及其制备方法。

背景技术：

1、随着半导体集成电路的制造技术不断进步，半导体器件性能不断提升。碳化硅(sic)金属氧化物半导体场效晶体管(metal-oxide-semiconductor field-effecttransistor，简称mosfet)器件作为新型功率器件，相比传统硅(si)基功率器件具有击穿电压高、导通电阻低、耐高温、损耗低等特点。得益于其上述优势，碳化硅晶体管一般用在650v及以上的高压领域，可以取代硅基的超结mosfet器件、高压igbt器件。

2、pn结是半导体器件中最基本的结构单元，其具有正向导通、反向截止的单向导电特性。与硅mosfet一样，碳化硅mosfet器件内存在因pn结而形成的寄生体二极管，但是由于碳化硅的带隙是硅的3倍，所以碳化硅的体二极管的开启电压比较大，正向压降比较高，即其体二极管导通压降(vfsd)较高，通常在3伏(v)以上。碳化硅mosfet器件的体二极管的vfsd较高导致体二极管续流的功耗会增加。如何降低体二极管续流的功耗成为亟待解决的技术问题。

技术实现思路

1、本申请所要解决的技术问题是提供一种碳化硅晶体管结构及其制备方法，可以降低器件的体二极管的导通压降从而降低体二极管续流的功耗。

2、为了解决上述问题，本申请提供了一种碳化硅晶体管结构的制备方法，包括如下步骤：形成一碳化硅衬底，所述碳化硅衬底内形成有多个阱区，在第一方向上所述阱区的两侧分别形成有第一jfet区与第二jfet区，其中，所述第一方向与所述衬底的顶面平行；于所述碳化硅衬底上形成栅氧化层，所述栅氧化层包括第一子栅氧化层与第二子栅氧化层，所述第一子栅氧化层至少覆盖所述第一jfet区，所述第二子栅氧化层至少覆盖所述第二jfet区，其中，所述第二子栅氧化层的膜层厚度小于所述第一子栅氧化层的膜层厚度；于所述栅氧化层上形成栅极，所述栅极包括第一子栅极与第二子栅极，所述第一子栅极形成于所述第一子栅氧化层上，所述第二子栅极形成于所述第二子栅氧化层上；形成完全包覆所述第一子栅极的栅介质层；以及形成覆盖所述栅介质层、并与所述第二子栅极相接触的源极

3、为了解决上述问题，本申请还提供了一种碳化硅晶体管结构，包括：碳化硅衬底，所述碳化硅衬底内形成有多个阱区，在第一方向上所述阱区的两侧分别形成有第一jfet区与第二jfet区，其中，所述第一方向与所述衬底的顶面平行；栅氧化层，形成于所述碳化硅衬底上，所述栅氧化层包括第一子栅氧化层与第二子栅氧化层，所述第一子栅氧化层至少覆盖所述第一jfet区，所述第二子栅氧化层至少覆盖所述第二jfet区，其中，所述第二子栅氧化层的膜层厚度小于所述第一子栅氧化层的膜层厚度；栅极，所述栅极包括第一子栅极与第二子栅极，所述第一子栅极形成于所述第一子栅氧化层上，所述第二子栅极形成于所述第二子栅氧化层上；栅介质层，完全包覆所述第一子栅极；源极，覆盖所述栅介质层、并与所述第二子栅极相接触。

4、上述技术方案，通过在阱区两侧的jfet区上方形成厚薄栅氧化层，栅氧化层上淀积有栅极，栅氧化层和栅极至少延伸位于相邻阱区的第二重掺杂区上方；栅极上淀积有暴露形成于薄栅氧化层上的栅极的栅介质层，栅介质层上淀积有覆盖栅介质层、并与形成于薄栅氧化层上的栅极短接的源极。通过厚薄栅工艺可以制备不同开启电压的mosfet器件，通过在常规mosfet中集成薄栅氧化层做成的栅源短接的小型mosfet，使得开启电压导通压降降低，从而当mosfet器件的源极端加正电压时，小型mosfet的栅极端比体二极管提前达到开启电压，从而达到降低导通压降从而降低体二极管续流的功耗的目的。

5、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。

技术特征：

1.一种碳化硅晶体管结构的制备方法，其特征在于，包括如下步骤：

2.根据权利要求1所述的方法，其特征在于，所述碳化硅衬底包括支撑衬底以及形成于所述支撑衬底上的碳化硅外延层，所述阱区、第一jfet区以及第二jfet区形成于所述碳化硅外延层内，所述支撑衬底、碳化硅外延层、阱区、第一jfet区以及第二jfet区均具有第一导电类型。

3.根据权利要求1所述的方法，其特征在于，所述的形成一碳化硅衬底的步骤进一步包括：

4.根据权利要求3所述的方法，其特征在于，在所述第一方向上，所述第一重掺杂区形成于所述阱区的中部，所述第二重掺杂区与所述第一重掺杂区相接触并与所述阱区的边缘具有一间距。

5.根据权利要求3所述的方法，其特征在于，

6.根据权利要求1所述的方法，其特征在于，所述的于所述碳化硅衬底上形成栅氧化层，所述栅氧化层包括第一子栅氧化层与第二子栅氧化层的步骤进一步包括：

7.根据权利要求1所述的方法，其特征在于，所述的于所述碳化硅衬底上形成栅氧化层，所述栅氧化层包括第一子栅氧化层与第二子栅氧化层的步骤进一步包括：

8.根据权利要求7所述的方法，其特征在于，所述第二子掩膜层的膜层厚度小于所述第一子掩膜层的膜层厚度，且所述第二子掩膜层的膜层厚度满足在以所述图形化掩膜层为遮挡对所述氧化物层进行刻蚀时所述第二子掩膜层被刻蚀去除。

9.根据权利要求1所述的方法，其特征在于，所述的形成覆盖所述栅介质层、并与所述第二子栅极相接触的源极的步骤之前进一步包括：

10.根据权利要求1所述的方法，其特征在于，所述方法进一步包括：

11.一种碳化硅晶体管结构，其特征在于，包括：

12.根据权利要求11所述的碳化硅晶体管结构，其特征在于，所述碳化硅衬底包括支撑衬底以及形成于所述支撑衬底上的碳化硅外延层，所述阱区、第一jfet区以及第二jfet区形成于所述碳化硅外延层内，所述支撑衬底、碳化硅外延层、阱区、第一jfet区以及第二jfet区均具有第一导电类型。

13.根据权利要求11所述的碳化硅晶体管结构，其特征在于，

14.根据权利要求13所述的碳化硅晶体管结构，其特征在于，在所述第一方向上，所述第一重掺杂区形成于所述阱区的中部，所述第二重掺杂区与所述第一重掺杂区相接触并与所述阱区的边缘具有一间距。

15.根据权利要求11所述的碳化硅晶体管结构，其特征在于，还包括：

技术总结
本申请提供一种碳化硅晶体管结构及其制备方法。本申请通过在阱区两侧的JFET区上方形成厚薄栅氧化层，栅氧化层上淀积有栅极，栅氧化层和栅极至少延伸位于相邻阱区的第二重掺杂区上方；栅极上淀积有暴露形成于薄栅氧化层上的栅极的栅介质层，栅介质层上淀积有覆盖栅介质层、并与形成于薄栅氧化层上的栅极短接的源极。通过厚薄栅工艺可以制备不同开启电压的MOSFET器件，通过在常规MOSFET中集成薄栅氧化层做成的栅源短接的小型MOSFET，使得开启电压导通压降降低，从而当MOSFET器件的源极端加正电压时，小型MOSFET的栅极端比体二极管提前达到开启电压，从而达到降低导通压降从而降低体二极管续流的功耗的目的。

技术研发人员：吴贤勇,黄嘉巍,黄栋栋
受保护的技术使用者：上海积塔半导体有限公司
技术研发日：
技术公布日：2024/9/23