信号接收电路、信号接收装置及接收信号的时钟恢复方法与流程

本发明的实施例涉及一种信号接收电路、信号接收装置及接收信号的时钟恢复方法。

背景技术：

1、c-phy是mipi联盟提出的高速通信标准。它使用三条线和三相信号来表示六种状态，并且使用连续状态之间的状态转换作为符号进行编码。该协议强制在连续的符号之间总是存在状态转换，并且该特征允许嵌入符号（数据）的恢复所需的时钟信息。

2、c-phy接收器配备有基于接收信号中嵌入的信息来恢复时钟信号的电路。时钟恢复电路应当生成与每个符号相对应的时钟信号，并且随着通信速率的增加，符号间隔减小，并且因此，需要可以高速工作的时钟恢复电路。

3、先前提出的时钟恢复方法包括全速率时钟恢复方法和半速率时钟恢复方法。

4、全速率时钟恢复方法生成时钟信号，使得一个上升沿对应于每个接收的符号（符号被恢复时仅使用时钟信号的上升沿）。此时，由于时钟的下降沿应该存在于符号时钟之间，尽管下降沿不直接参与符号恢复，但需要额外的时间延迟来产生下降沿，从而限制了最大工作速度。

5、半速率时钟恢复方法生成时钟信号，使得一个上升沿或一个下降沿对应于每个符号。由于当符号被恢复时使用时钟信号的上升沿和下降沿两者，因此减少了额外的时间延迟，并且与全速率时钟恢复方法相比，这对于高速工作是有利的。

6、专利文献1提出了一种应用全速率时钟恢复方法的mipi c-phy接收电路。全速率时钟恢复方法在高速工作时存在限制，为解决此问题提出了专利文献2和专利文献3中介绍的半速率时钟恢复方法。

7、然而，根据现有技术，在减少延迟时间（其利用输入信号恢复时钟信号时不可避免地会涉及到的）方面存在限制，因此，存在当通信速率增加时时钟信号恢复的准确性和效率降低的问题。

8、此外，根据现有技术，在减小执行时钟信号恢复功能的电路的面积或功耗方面存在限制。

9、因此，需要开发一种能够在高速通信环境中保证时钟信号恢复的准确性、小型化、低功耗等的技术。

10、上述背景技术是发明人为推导本发明而掌握的，或者在推导本发明的过程中获得的技术信息，不能一定被认为是提出本发明申请前已经向公众公开的已知技术。

11、（专利文献1）us 2021-0336760 a1（2021.10.28）

12、（专利文献2）us 11038666 b1（2021.06.15）

13、（专利文献3）wo2018/034495 a1（2018.02.22）

技术实现思路

1、本发明的一个方面提供了一种信号接收电路，其能够确保高速通信环境中时钟信号恢复的准确性、小型化和低功耗中的至少一者。

2、为了实现上述目的，根据本发明的一个实施例，提供了一种信号接收电路，其接收第一输入信号a、第二输入信号b和第三输入信号c，所述第一输入信号a、第二输入信号b和第三输入信号c在每个单元间隔（ui）具有不同的信号电平，所述电路包括：第一脉冲发生器，用于接收通过从所述第一输入信号a减去所述第二输入信号b而获得的第一差分信号rx_ab，并且生成在所述第一差分信号rx_ab的边沿处为高电平（h）的第一脉冲pulab；第二脉冲发生器，用于接收通过从所述第二输入信号b减去所述第三输入信号c而获得的第二差分信号rx_bc，并且生成在所述第二差分信号rx_bc的边沿处为高电平（h）的第二脉冲pulbc；第三脉冲发生器，用于接收通过从所述第三输入信号c减去所述第一输入信号a而获得的第三差分信号rx_ca，并且生成在所述第三差分信号rx_ca的边沿处为高电平（h）的第三脉冲pulca；时钟信号恢复单元100，其用于使用包括所述第一脉冲、所述第二脉冲、所述第三脉冲、作为所述第一脉冲的反相信号的第一反相脉冲pulbab、作为所述第二脉冲的反相信号的第二反相脉冲pulbbc和作为所述第三脉冲的反相信号的第三反相脉冲pulbca的脉冲中的至少一个者来生成恢复时钟信号rclk和恢复时钟延迟信号rclkd，所述恢复时钟延迟信号rclkd是通过将所述恢复时钟信号延迟第一延迟时间而获得的信号，其中，所述时钟信号恢复单元包括：环路中断电路110，其包括输入节点111和输出节点112，并且通过所述脉冲中的至少一者来导通和截止；以及延迟电路120，其输入端连接至所述输出节点112，其输出端连接至所述输入节点111，其中所述输入节点的信号值和所述输出节点的信号值具有反相关系。

3、此时，所述环路中断电路可以包括：第一pmos晶体管mp1，其栅极连接到所述输入节点并且一端连接到所述输出节点；第一nmos晶体管mn1，其栅极连接到所述输入节点并且一端连接到所述输出节点；第二pmos晶体管、第三pmos晶体管和第四pmos晶体管，每个晶体管的一端连接到所述第一pmos晶体管的另一端，并且栅极被施加所述第一反相脉冲、所述第二反相脉冲或所述第三反相脉冲；以及第二nmos晶体管、第三nmos晶体管和第四nmos晶体管，每个晶体管的一端连接到所述第一nmos晶体管的另一端，并且栅极被施加所述第一脉冲、所述第二脉冲或所述第三脉冲。

4、此外，所述环路中断电路可以包括：第一nmos晶体管至第三nmos晶体管，每个晶体管的一端连接至所述输入节点，另一端连接至所述输出节点；以及第一pmos晶体管至第三pmos晶体管，每个晶体管的一端连接至所述输入节点，另一端连接至所述输出节点，其中，所述第一脉冲可以被施加到所述第一nmos晶体管的栅极，所述第二脉冲可以被施加到所述第二nmos晶体管的栅极，所述第三脉冲可以被施加到所述第三nmos晶体管的栅极，所述第一反相脉冲可以被施加到所述第一pmos晶体管的栅极，所述第二反相脉冲可以被施加到所述第二pmos晶体管的栅极，所述第三反相脉冲可以被施加到所述第三pmos晶体管的栅极。

5、此外，所述时钟信号恢复单元还可以包括与所述输出节点连接以防止向输出节点输出的信号抖动的保持器130。

6、此外，所述环路中断电路还可以包括多个晶体管，其中，当所述多个脉冲被施加到所述多个晶体管时，所述多个晶体管在经过注入延迟之后开始工作，并且所述第一延迟时间可以大于所述第一差分信号至所述第三差分信号的所述多个边沿的定时偏移并且可以小于通过从所述单位间隔减去所述注入延迟所获得的值。

7、根据本发明的一个实施例，一种接收信号的时钟恢复方法包括：接收第一输入信号至第三输入信号的步骤，每个输入信号在每个单位间隔具有不同的信号电平；生成第一差分信号、第二差分信号以及第三差分信号的步骤，所述第一差分信号是所述第一输入信号与所述第二输入信号的差分信号，所述第二差分信号是所述第二输入信号与所述第三输入信号的差分信号，所述第三差分信号是所述第三输入信号与所述第一输入信号的差分信号；以及使用脉冲中的至少一者恢复所述时钟信号的时钟信号恢复步骤，所述脉冲包括在所述第一至第三差分信号的边沿处为高电平（h）的第一至第三脉冲，以及作为所述第一至第三脉冲的反相信号的第一至第三反相脉冲，其中，所述时钟信号恢复步骤由时钟信号恢复单元执行，所述时钟信号恢复单元包括由环路中断电路和延迟电路构成的环路，并且所述时钟信号恢复步骤包括以下步骤：当所述第一至第三脉冲中的一者变为高电平（h）时，由于所述环路中断电路导通，生成所述恢复时钟信号；由所述延迟单元生成通过将所述恢复时钟信号延迟第一延迟时间而获得的恢复时钟信号；以及将所述恢复时钟延迟信号输入到所述环路中断电路的输入节点，其中所述输入节点的信号值和所述输出节点的信号值具有反相关系。

8、此时，所述时钟信号恢复步骤可以包括以下步骤：当所述第一至第三脉冲中的一者变为高电平（h）时，向所述环路中断电路的输出节点输出高电平信号；当所述第一延迟时间过去之前所述第一至第三脉冲中的一者变为高电平（h）时，向所述环路中断电路的输出节点输出高电平信号；以及当所述第一延迟时间过去之后所述第一至第三脉冲中的一者变为高电平（h）时，向所述环路中断电路的输出节点输出低电平信号。

9、根据本发明实施例的信号接收装置包括：采用半速率时钟恢复方法工作的第一至第n时钟恢复模块1200；以及逻辑运算单元，用于对所述第一至第n时钟恢复模块输出的恢复时钟信号进行逻辑运算并输出所述恢复时钟信号，其中，所述第一至第n时钟恢复模块生成将所述恢复时钟信号延迟第二延迟时间得到的恢复时钟延迟信号，其中所述第二延迟时间大于所述单位间隔，并且所述第一至第n时钟恢复模块在每个单位间隔依次地被启用。

技术特征：

1.一种信号接收电路，其接收第一输入信号a、第二输入信号b和第三输入信号c，所述第一输入信号a、第二输入信号b和第三输入信号c在每个单元间隔（ui）具有不同的信号电平，所述电路包括：

2.根据权利要求1所述的电路，其中，所述环路中断电路包括：

3.根据权利要求1所述的电路，其中，所述环路中断电路包括：

4.根据权利要求1所述的电路，其中，所述时钟信号恢复单元还包括与所述输出节点连接以防止向输出节点输出的信号抖动的保持器（130）。

5.根据权利要求1所述的电路，其中，所述环路中断电路还包括多个晶体管，其中，当所述多个脉冲被施加到所述多个晶体管时，所述多个晶体管在经过注入延迟之后开始工作，并且所述第一延迟时间大于所述第一差分信号至所述第三差分信号的所述多个边沿的定时偏移并且小于通过从所述单位间隔减去所述注入延迟所获得的值。

6.一种接收信号的时钟恢复方法，所述方法包括：

7.根据权利要求6所述的方法，其中，所述时钟信号恢复步骤包括以下步骤：当所述第一至第三脉冲中的一者变为高电平（h）时，向所述环路中断电路的输出节点输出高电平信号；当所述第一延迟时间过去之前所述第一至第三脉冲中的一者变为高电平（h）时，向所述环路中断电路的输出节点输出高电平信号；以及当所述第一延迟时间过去之后所述第一至第三脉冲中的一者变为高电平（h）时，向所述环路中断电路的输出节点输出低电平信号。

8.一种信号接收装置，包括根据权利要求1至4中任一项所述的信号接收电路，所述装置包括：

9.一种信号接收装置，其接收第一输入信号a、第二输入信号b和第三输入信号c，所述第一输入信号a、第二输入信号b和第三输入信号c在每个单元间隔（ui）具有不同的信号电平，所述装置包括：

技术总结
一种信号接收电路包括：第一至第三脉冲发生器；以及时钟信号恢复单元（100），用于利用包括第一脉冲、第二脉冲、第三脉冲和第一至第三反相脉冲的脉冲中的至少一者生成恢复时钟信号（RCLK）和恢复时钟延迟信号（RCLKD），所述恢复时钟延迟信号是通过将所述恢复时钟信号延迟第一延迟时间而获得的信号。其中时钟信号恢复单元包括：包含输入节点（111）和输出节点（112）并且被脉冲中的至少一者导通或截止的环路中断电路（110）；其输入端连接至输出节点（112）并且输出端连接至输入节点（111）的延迟电路，其中输入节点的信号值和输出节点的信号值处于反相关系。本发明可以确保在高速通信环境下时钟信号恢复的准确性、小型化和低功耗中的至少一者。

技术研发人员：金德洙,高在干,李奉俊
受保护的技术使用者：株式会社蓝芯
技术研发日：
技术公布日：2024/9/23