带有高度差的两片式同步整流封装结构的制作方法

1.本实用新型涉及集成电路封装技术领域，具体涉及带有高度差的两片式同步整流封装结构。


背景技术：

2.同步整流方法是由控制ic、功率mosfet及其附属电路组成，从而实现低损耗整流的新技术。
3.中国专利cn207966978u公开了带封闭式缺口的两片式同步整流二极管，通过第二框架有两个外置引脚，第二框架上设有封闭式缺口，控制ic芯片固定在第二框架，内置电容的外接线端连接第二框架上，内接线端位于封闭式缺口处；第一框架设有一个外置引脚，mosfet芯片固定在第一框架上；所述mosfet芯片、控制ic芯片、内置电容之间通过键合线连接；简单来说，通过采用两片式封装的形式，定制两个带有基岛的框架，分别安装控制ic芯片和功率mosfet芯片，然后通过键合的方式，实现电路的连接；
4.而采用上述的键合方式，由于需要定制两个框架，成本较高，且会导致整体的尺寸过大，且两者在不同的框架上，需要对不同的框架进行固定，然后再分别安装、键合、塑封、切单和电性检查等工序，然后完成整体的生产过程。


技术实现要素：

5.本实用新型的目的就在于解决现有技术中，需要定制两个框架，成本较高，且会导致整体的尺寸过大的问题，而提出带有高度差的两片式同步整流封装结构。
6.本实用新型的目的可以通过以下技术方案实现：
7.带有高度差的两片式同步整流封装结构，包括引线框架，引线框架包括：
8.第一基岛，通过第一引脚安装在框架主体上；
9.第二基岛，通过第二引脚安装在框架主体上；
10.第一基岛和第二基岛具有高度差。
11.作为本实用新型进一步的方案：第一基岛顶面的高度低于第二基岛顶面的高度。
12.作为本实用新型进一步的方案：第一引脚等间距设置有多个，第二引脚等间距设置有多个。
13.作为本实用新型进一步的方案：第一基岛在水平面的投影和第二基岛在水平面的投影设置有间隙。
14.作为本实用新型进一步的方案：引线框架为一体成型而成，并由铜制材料制成。
15.作为本实用新型进一步的方案：mosfet芯片、ic芯片、内置电容之间通过键合线连接。
16.作为本实用新型进一步的方案：内置电容的外接线端安装在第二基岛上、内接线端从第二基岛的上部伸出。
17.作为本实用新型进一步的方案：内置电容的内接线端处于悬空状态。
18.本实用新型的有益效果：
19.本实用新型利用第一基岛和第二基岛存在高度差，即内置电容的内接线端可以处于悬空状态，相较于现有在基岛上开口或缺口的方式放置内接线端，可以达到良好的隔开效果；且由于采用高度差的形式，使得内置电容的内接线端从高度较高基岛的一侧露出，露出的部分处于高度较低基岛的上部并悬空，减少两个基岛之间的间距，进而可以减少整体的尺寸。
附图说明
20.下面结合附图对本实用新型作进一步的说明。
21.图1是本实用新型的结构示意图；
22.图2是本实用新型塑封体的结构示意图；
23.图3是本实用新型的控制原理图；
24.图4是本实用新型的正向整流电路图；
25.图5是本实用新型的反向整流电路图。
26.图中：1、框架主体；2、第一引脚；3、第二引脚；4、第一基岛；5、第二基岛；6、间隙；7、mosfet芯片；8、内置电容；9、ic芯片；10、塑封体。
具体实施方式
27.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。
28.实施例1
29.请参阅图1-2所示，本实用新型为带有高度差的两片式同步整流封装结构，包括引线框架，引线框架包括框架主体1、第一引脚2、第二引脚3、第一基岛4、第二基岛5；
30.框架主体1内部两侧分别设置有第一引脚2和第二引脚3，第一引脚2和第二引脚3分别等间距设置有多个，多个第一引脚2远离框架主体1的一端与第一基岛4连接，多个第二引脚3远离框架主体1的一端与第二基岛5连接；第一基岛4和第二基岛5不处于同一个水平面上，具有高度差，且第一基岛4在水平面的投影和第二基岛5在水平面的投影设置有间隙6；
31.其中，第一基岛4顶面的高度低于第二基岛5顶面的高度；引线框架为一体成型而成，且均采用铜制材料制成。
32.实施例2
33.基于上述实施例1，带有高度差的两片式同步整流封装结构，采用上述的引线框架进行制造，步骤如下：
34.将mosfet芯片7固定在第一基岛4的上部；将ic芯片9和内置电容8安装在第二基岛5的上部，且内置电容8的外接线端安装在第二基岛5上，内置电容8的内接线端从第二基岛5的上部伸出，处于第一基岛4的上部并悬空；由于第一基岛4和第二基岛5存在高度差，即内置电容8的内接线端可以处于悬空状态，相较于现有在基岛上开口或缺口的方式放置内接
线端，可以达到良好的隔开效果；且由于采用高度差的形式，使得内置电容8的内接线端从高度较高基岛的一侧露出，露出的部分处于高度较低基岛的上部并悬空，减少两个基岛之间的间距，进而可以减少整体的尺寸。
35.mosfet芯片7、ic芯片9、内置电容8之间通过键合线连接，键合线采用铜线、金线、耙金线等；
36.键合完毕后，进行塑封，将上述各部件缝在塑封料的内部，第一引脚2和第二引脚3的部分未封入塑封料中，塑封料冷却后，即形成塑封体10；
37.切单：经过清洁、镀锡处理后，从第一引脚2和第二引脚3的部分切断，形成单个的塑封体10，此塑封体10即为带有高度差的两片式同步整流封装结构；
38.最后，再经过目检和电性检测后，即可包装入库。
39.实施例3
40.基于上述实施例2，请参阅图3所示，第一引脚2为同步整流的阴极，第二引脚3为同步整流的阳极，当阴极电压大于阳极时，内置电容8充能为ic芯片9供电；当ic芯片9检测到元件端电压大于开通电压von时，开通mosfet芯片7，当检测到元件端电压趋于零时，关闭mosfet芯片7。
41.具体应用时，同步整流在正向整流应用、反向整流应用如图4、图5所示；在正向整流应用中，交流输入先经桥式整流电路，再经滤波、脉宽调制，由变压器变压，变压器的高压端连接带封闭式缺口的两片式同步整流二极管的阳极，再经稳压接负载。在反向整流应用中，交流输入先经桥式整流电路，再经滤波、脉宽调制，由变压器变压，变压器的低压端连接带封闭式缺口的两片式同步整流二极管的阴极，再经稳压接负载。
42.本实用新型的工作原理：本实用新型利用第一基岛4和第二基岛5存在高度差，即内置电容8的内接线端可以处于悬空状态，相较于现有在基岛上开口或缺口的方式放置内接线端，可以达到良好的隔开效果；且由于采用高度差的形式，使得内置电容8的内接线端从高度较高基岛的一侧露出，露出的部分处于高度较低基岛的上部并悬空，减少两个基岛之间的间距，进而可以减少整体的尺寸。
43.以上对本实用新型的一个实施例进行了详细说明，但所述内容仅为本实用新型的较佳实施例，不能被认为用于限定本实用新型的实施范围。凡依本实用新型申请范围所作的均等变化与改进等，均应仍归属于本实用新型的专利涵盖范围之内。

技术特征：
1.带有高度差的两片式同步整流封装结构，包括引线框架，其特征在于，引线框架包括：第一基岛(4)，通过第一引脚(2)安装在框架主体(1)上，并作为mosfet芯片(7)的载体；第二基岛(5)，通过第二引脚(3)安装在框架主体(1)上，并作为ic芯片(9)和内置电容(8)的载体；第一基岛(4)和第二基岛(5)具有高度差。2.根据权利要求1所述的带有高度差的两片式同步整流封装结构,其特征在于，第一基岛(4)顶面的高度低于第二基岛(5)顶面的高度。3.根据权利要求1所述的带有高度差的两片式同步整流封装结构,其特征在于，第一引脚(2)等间距设置有多个，第二引脚(3)等间距设置有多个。4.根据权利要求1所述的带有高度差的两片式同步整流封装结构,其特征在于，第一基岛(4)与第二基岛(5)之间设置有间隙(6)。5.根据权利要求1所述的带有高度差的两片式同步整流封装结构,其特征在于，引线框架为一体成型而成，并由铜制材料制成。6.根据权利要求1所述的带有高度差的两片式同步整流封装结构,其特征在于，mosfet芯片(7)、i c芯片(9)和内置电容(8)之间通过键合线连接。7.根据权利要求6所述的带有高度差的两片式同步整流封装结构,其特征在于，内置电容(8)的外接线端安装在第二基岛(5)上、内接线端从第二基岛(5)的上部伸出。8.根据权利要求7所述的带有高度差的两片式同步整流封装结构,其特征在于，内置电容(8)的内接线端处于悬空状态。

技术总结
本实用新型公开了带有高度差的两片式同步整流封装结构，包括引线框架，引线框架包括：第一基岛，通过第一引脚安装在框架主体上；第二基岛，通过第二引脚安装在框架主体上；第一基岛和第二基岛不处于同一个水平面上，具有高度差，本实用新型利用第一基岛和第二基岛存在高度差，即内置电容的内接线端可以处于悬空状态，相较于现有在基岛上开口或缺口的方式放置内接线端，可以达到良好的隔开效果；且由于采用高度差的形式，使得内置电容的内接线端从高度较高基岛的一侧露出，露出的部分处于高度较低基岛的上部并悬空，减少两个基岛之间的间距，进而可以减少整体的尺寸。进而可以减少整体的尺寸。进而可以减少整体的尺寸。


技术研发人员：李联勋
受保护的技术使用者：安徽积芯微电子科技有限公司
技术研发日：2022.09.28
技术公布日：2023/1/6