一种封装开关芯片的测试电路的制作方法

1.本技术涉及集成电路技术领域，具体涉及一种封装开关芯片的测试电路。


背景技术：

2.目前针对芯片流转到市场前的品质鉴定，在自动化测试方面主要由ate测试机、分选机连接对应测试电路板进行测试，现有技术方案中ate测试能够完成对芯片的自动测试前提是有与之匹配的测试电路板卡，测试电路板卡的设计方案决定了最终的测试效益，当下为满足分选机的工装要求，测试电路板socket周边有大块禁止布线区域，外围电路离测试器件距离远，寄生参数大，对大电流和高速时间信号敏感，由于测试电路板外围器件使用的较多，走线复杂，使用过孔较多，导致引入的杂波多，从而导致电流不稳定，抗干扰能力弱，调试效率较低，测试良率低，从而带来额外的成本。


技术实现要素：

3.本技术所要解决的技术问题是现有方案走线复杂，电流不稳定，抗干扰能力弱，测试效率低，目的在于提供一种封装开关芯片的测试电路，通过设置用于小批量实验测试的转接板接口和用于大批量工业测试的套接字接口，两相配合增加该电路板复用性，使得生产线与实验室硬件同步，减小走线复杂度，提高测试良率，设置继电器控制测试机与测试芯片的通断来减少布线，设置上拉电阻用于确定引脚上电后的状态并限流，保证电流的稳定性，设置浮动电压电流源提供超出单个浮动源最大输出电压电流的测试能力，在减少布线的情况下保证测量精度，减小引入的杂波，增强抗干扰能力，提高测试效率。
4.本技术通过下述技术方案实现：
5.一种封装开关芯片的测试电路，包括测试芯片和测试机连接芯片：
6.所述测试芯片通过转接口与测试机连接芯片连接，所述转接口包括用于小批量实验测试的转接板接口和用于大批量工业测试的套接字接口；
7.所述测试芯片与测试机连接芯片的连接电路中设置有若干继电器和上拉电阻，所述若干继电器用于控制测试机与测试芯片的通断，上拉电阻用于确定引脚上电后的状态并限流；
8.所述测试机连接芯片的输入与输出端跨接有浮动电压电流源。
9.本技术通过设置测试芯片通过转接口与测试机连接芯片连接进行芯片测试，将测试机资源引至测试电路板上，进而连接至测试芯片各引脚端，当需要为芯片引脚提供电压/电流，或需要测量电压/电流时，可由ate测试机内部通过该接口输出输入结果，设置用于小批量实验测试的转接板接口和用于大批量工业测试的套接字接口，小批量时操作更方便，有利于节约测试程序开发周期，两相配合增加该电路板复用性，使得生产线与实验室硬件同步，减小走线复杂度，避免因硬件走线、制程等造成的数据差异，提高测试良率，设置继电器控制测试机与测试芯片的通断来减少布线，设置上拉电阻用于确定引脚上电后的状态并限流，保证电流的稳定性，设置浮动电压电流源提供超出单个浮动源最大输出电压电流的
测试能力，在减少布线的情况下保证测量精度，减小引入的杂波，增强抗干扰能力，提高测试效率。
10.进一步的，所述测试芯片和测试机连接芯片之间设置有用于滤除外界杂波的电容。通过设置滤波电容用以滤除外界杂波，使得施加在测试芯片上的电压/电流安全无干扰，同时也排除由芯片反馈回测试机的信号无杂波干扰测试结果。
11.进一步的，所述测试芯片输出端设置有负载电阻。设置负载电阻接在芯片输出端，模拟客户应用场景，充当虚拟负载，由继电器控制是否接入电路，确保参数测试的适用性和准确性。
12.进一步的，所述测试芯片和测试机连接芯片之间设置有预留接口，所述预留接口连接有电阻，所述预留接口电阻/电容与所述芯片的输入端、输出端连接。在调试过程中可根据需要焊接电阻、电容等来屏蔽多站同时并行测试中的干扰问题及解决其他阻抗匹配等测试问题，避免因测试电路板改版带来的时间、材料的成本浪费。
13.进一步的，所述测试芯片和测试机连接芯片之间还设置有阻抗匹配电阻。用于配合qtmu资源，避免反射，使得其通路信号发射与接收端阻抗匹配。
14.进一步的，所述转接板接口芯片连接有防呆电阻，所述防呆电阻设置在套接字接口和测试机连接芯片之间，所述防呆电阻设置有多个。用以确保站点资源连接及测试结果的准确对应关系。
15.进一步的，所述测试机连接芯片与ate测试机连接，所述测试机连接芯片用于将测试机资源连通至测试电路板，所述测试机连接芯片为电流和电压的输入输出端。
16.进一步的，所述浮动电压电流源包括fovi资源、fpvi资源和qvm资源，所述fpvi资源用于导通电阻、反向电流阻塞以及过流保护的大电流参数的测试，所述qvm资源用于小导通电阻的测试。
17.本技术与现有技术相比，具有如下的优点和有益效果：
18.通过设置用于小批量实验测试的转接板接口和用于大批量工业测试的套接字接口，两相配合增加该电路板复用性，使得生产线与实验室硬件同步，减小走线复杂度，设置继电器控制测试机与测试芯片的通断来减少布线，设置浮动电压电流源设置不同量程的测试，在减少布线的情况下保证测量精度，减小引入的杂波，增强抗干扰能力，提高测试效率。
附图说明
19.此处所说明的附图用来提供对本技术实施例的进一步理解，构成本技术的一部分，并不构成对本技术实施例的限定。在附图中：
20.图1为本技术实施例中的sot23-6l测试电路图；
21.图2为本技术实施例中的测试机连接芯片电路图；
22.图3为本技术实施例中的转接板接口电路图；
23.图4为本技术实施例中的测试机连接芯片部分引脚连接电路图；
24.图5为本技术实施例中的转接板接口与测试机连接芯片连接电路图。
25.图6为本技术实施例中的sot23-5l测试电路图；
26.图7为本技术实施例中的qfn-12l测试电路图；
27.图8为本技术实施例中的wlcps测试电路图。
具体实施方式
28.为使本技术的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本技术作进一步的详细说明，本技术的示意性实施方式及其说明仅用于解释本技术，并不作为对本技术的限定。
29.实施例1
30.如图1和图2所示，本实施例提供一种基于sot23-6l封装开关芯片的测试电路，包括测试芯片和测试机连接芯片：
31.测试芯片通过转接口与测试机连接芯片连接，转接口包括用于小批量实验测试的转接板接口和用于大批量工业测试的套接字接口；
32.测试芯片与测试机连接芯片的连接电路中设置有若干继电器和上拉电阻，若干继电器用于控制测试机与测试芯片的通断，上拉电阻用于确定引脚上电后的状态并限流；
33.测试机连接芯片的输入与输出端跨接有浮动电压电流源。
34.本技术通过设置测试芯片通过转接口与测试机连接芯片连接进行芯片测试，将测试机资源引至测试电路板上，进而连接至测试芯片各引脚端，当需要为芯片引脚提供电压/电流，或需要测量电压/电流时，可由ate测试机内部通过该接口输出输入结果，设置用于小批量实验测试的转接板接口和用于大批量工业测试的套接字接口，小批量时操作更方便，有利于节约测试程序开发周期，两相配合增加该电路板复用性，使得生产线与实验室硬件同步，减小走线复杂度，避免因硬件走线、制程等造成的数据差异，设置继电器控制测试机与测试芯片的通断来减少布线，设置浮动电压电流源提供超出单个浮动源最大输出电压电流的测试能力，在减少布线的情况下保证测量精度，减小引入的杂波，增强抗干扰能力，提高测试效率。
35.在一些可能的实施例中，测试芯片和测试机连接芯片之间设置有用于滤除外界杂波的电容cin_a1、电容cin_a2、电容cout1a和电容cout2a：
36.电容cin_a1、电容cin_a2一端均连接测试芯片的第11引脚，电容cin_a1的另一端连接继电器k4，电容cin_a2的另一端连接继电器k3；
37.电容cout1a和电容cout2a一端均连接测试芯片的第2引脚，电容cout1a的另一端连接继电器k10，电容cout2a的另一端连接继电器k9；
38.继电器k3、继电器k4、继电器k9和继电器k10均连接测试机连接芯片。通过设置电容cin_a1、电容cin_a2、电容cout1a和电容cout2a用以滤除外界杂波，使得施加在测试芯片上的电压/电流安全无干扰，同时也排除由芯片反馈回测试机的信号无杂波干扰测试结果。
39.在一些可能的实施例中，测试芯片输出端设置有负载电阻r6a，负载电阻r6a一端通过继电器k15与测试芯片第2引脚连接，负载电阻r6a另一端连接继电器k14。设置负载电阻r6a接在芯片输出端，模拟客户应用场景，充当虚拟负载，由继电器控制是否接入电路，确保参数测试的适用性和准确性。
40.在一些可能的实施例中，测试芯片和测试机连接芯片之间设置有预留接口，预留接口包括电阻r1a、电阻r2a、电阻r11a和电阻r15a：
41.电阻r1a设置在测试芯片的第11引脚和继电器k0b之间；
42.电阻r2a设置在继电器k2和继电器k0a的第4引脚之间；
43.电阻r11a设置在测试芯片的第11引脚和测试机连接芯片的第11引脚之间。设置电
阻r1a、电阻r2a、电阻r11a和电阻r15a，在调试过程中可根据需要焊接电阻、电容等来屏蔽多站同时并行测试中的干扰问题及解决其他阻抗匹配等测试问题，避免因测试电路板改版带来的时间、材料的成本浪费。
44.在一些可能的实施例中，测试芯片和测试机连接芯片之间还包括阻抗匹配电阻r3a和阻抗匹配电阻r10a：
45.阻抗匹配电阻r3a设置在继电器k15和测试机连接芯片之间，继电器k15分别连接测试芯片第1引脚和第2引脚；
46.阻抗匹配电阻r10a设置在继电器k5和测试机连接芯片之间，继电器k15连接测试芯片第7引脚和第8引脚。
47.设置阻抗匹配电阻r3a和阻抗匹配电阻r10a，用于配合qtmu资源，避免反射，使得其通路信号发射与接收端阻抗匹配。
48.在一些可能的实施例中，测试芯片的第5引脚和第6引脚均连接继电器k6、继电器k8和继电器k11；
49.继电器k6一端连接电阻r8a，电阻r8a另一端接地；
50.继电器k8一端连接电阻r7a,电阻r7a另一端连接测试机连接芯片；
51.继电器k8的第2引脚连接电源输入端，测试芯片的第9引脚和第10引脚连接测试机连接芯片和继电器k7；
52.继电器k7一端连接电阻r9a，电阻r9a另一端接地。
53.设置电阻r7a、电阻r8a和电阻r9a接在芯片控制电流的编程引脚端，通过配置不同的电阻阻值与芯片内部控制逻辑形成不同的压差达到监控不同输出电流的目的。
54.在一些可能的实施例中，测试芯片第6引脚连接有继电器k12和电阻r4a，电阻r4a用于确定该引脚上电后的状态并限流。
55.在一些可能的实施例中，转接板接口芯片连接有电阻r
site
，电阻r
site
一端连接测试机连接芯片的第31引脚和第32引脚，电阻r
site
另一端接地。电阻r
site
是测试电路板的防呆电阻，用以确保站点资源连接及测试结果的准确对应关系。
56.在一些可能的实施例中，测试机连接芯片与ate测试机连接，测试机连接芯片用于将测试机资源连通至测试电路板，测试机连接芯片为电流和电压的输入输出端。
57.在一些可能的实施例中，浮动电压电流源包括fovi资源、fpvi资源和qvm资源，fpvi资源用于导通电阻、反向电流阻塞以及过流保护的大电流参数的测试，qvm资源用于小导通电阻的测试。
58.在一些可能的实施例中，测试芯片第1引脚和第12引脚之间设置有继电器k1，所述测试芯片第1引脚连接继电器k1的第4引脚，所述测试芯片第2引脚连接继电器k1的第7引脚，所述继电器k1的第3引脚连接测试机连接芯片的第62引脚，所述继电器k1的第8引脚连接测试机连接芯片的第61引脚，所述继电器k1的第1引脚连接电源输入端，所述继电器k1的第10引脚连接测试机连接芯片的第54引脚。
59.测试芯片第1引脚和第2引脚之间设置有继电器k2，测试芯片第1引脚连接继电器k2的第7引脚，测试芯片第2引脚连接继电器k2的第4引脚，继电器k2的第3引脚连接继电器k0a的第4引脚，继电器k2的第8引脚连接继电器k0a的第7引脚，继电器k0a的第3引脚连接测试机连接芯片的第13引脚，继电器k0a的第8引脚连接测试机连接芯片的第14引脚，继电器
k0a的第1引脚连接电源输入端，继电器k0a的第10引脚连接测试机连接芯片的第41引脚，继电器k2的第1引脚连接电源输入端，继电器k2的第10引脚连接测试机连接芯片的第51引脚，继电器k2的第2引脚和第9引脚接地。
60.测试芯片第1引脚和第2引脚之间设置有继电器k15，测试芯片第1引脚连接继电器k15的第3引脚，测试芯片第2引脚连接继电器k15的第8引脚，继电器k15的第4引脚连接测试机连接芯片的第30引脚和第58引脚，继电器k15和测试机连接芯片之间设置有电阻r3a，继电器k15的第7引脚连接测试机连接芯片的第29引脚和继电器k14，继电器k15与继电器k14的第1引脚连接，继电器k15与继电器k14之间设置有电阻r6a，继电器k14的第2引脚连接电源输入端，继电器k14的第3引脚连接测试机连接芯片的第60引脚，继电器k14的第4引脚接地，继电器k15的第1引脚连接电源输入端，继电器k15的第10引脚连接测试机连接芯片的第43引脚。
61.测试芯片的第2引脚还连接电容cout1a和电容cout2a，电容c1的另一端连接继电器k10，电容cout2a的另一端连接继电器k9，电容cout1a连接继电器k10的第1引脚，继电器k10的第2引脚连接电源输入端，继电器k10的第3引脚连接测试机连接芯片的第53引脚，继电器k10的第4引脚接地，电容cout2a连接继电器k9的第1引脚，继电器k9的第2引脚连接电源输入端，继电器k9的第3引脚连接测试机连接芯片的第53引脚，继电器k9的第4引脚接地。
62.测试芯片的第3引脚和第4引脚接地。
63.测试芯片的第5引脚和第6引脚均连接继电器k6、继电器k8、继电器k11，测试芯片的第5引脚和第6引脚均继电器k6、继电器k8、继电器k11的第4引脚，继电器k6的第1引脚连接电阻r8a,电阻r8a另一端接地，继电器k6的第2引脚连接电源输入端，继电器k6的第3引脚连接测试机连接芯片的第47引脚，继电器k8的第1引脚连接电阻r7a,电阻r7a另一端连接测试机连接芯片的第57引脚，继电器k8的第2引脚连接电源输入端，继电器k8的第3引脚连接测试机连接芯片的第45引脚，继电器k11的第1引脚连接测试机连接芯片的第25引脚、第26引脚和继电器k12的第4引脚，继电器k12的第1引脚连接电阻r4a，继电器k12的第2引脚连接电源输入端，继电器k12的第3引脚连接测试机连接芯片的第56引脚。
64.测试芯片的第7引脚和第8引脚连接测试机连接芯片的第23引脚、第24引脚和继电器k5的第4引脚，继电器k5的第1引脚连接电阻r15a和电阻r10a，电阻r15a的另一端连接测试机连接芯片的第9引脚，电阻r10a的另一端连接测试机连接芯片的第57引脚，继电器k5的第2引脚连接电源输入端，继电器k5的第3引脚连接测试机连接芯片的第50引脚。
65.测试芯片的第9引脚和第10引脚连接测试机连接芯片的第27引脚、第28引脚和继电器k7的第4引脚，继电器k7的第1引脚连接电阻r9a，电阻r9a的另一端接地，继电器k7的第2引脚连接电源输入端，继电器k7的第3引脚连接测试机连接芯片的第48引脚。
66.测试芯片的第11引脚连接电容cin_a1、电容cin_a2和电阻r11a，电容cin_a1的另一端连接继电器k4的第1引脚，继电器k4的第2引脚连接电源输入端，继电器k4的第3引脚连接测试机连接芯片的第49引脚，继电器k4的第4引脚接地，电容cin_a2的另一端连接继电器k3的第1引脚，继电器k3的第2引脚连接电源输入端，继电器k3的第3引脚连接测试机连接芯片的第52引脚，继电器k3的第4引脚接地，电阻r11a的另一端连接测试机连接芯片的第11引脚。
67.测试芯片的第12引脚连接测试机连接芯片的第12引脚。
68.测试芯片的第11引脚和第12引脚之间设置有继电器k0b，测试芯片的第11引脚连接继电器k0b的第4引脚，测试芯片的第11引脚和继电器k0b之间设置有电阻r1a，测试芯片的第12引脚连接继电器k0b的第7引脚，继电器k0b的第3引脚连接测试机连接芯片的第11引脚，继电器k0b的第8引脚连接测试机连接芯片的第12引脚，继电器k0b的第1引脚连接电源输入端，继电器k0b的第10引脚连接测试机连接芯片的第41引脚。
69.如图3-图5所示，转接芯片的第1引脚和第3引脚之间设置有继电器k13b，转接芯片的第1引脚连接继电器k13b的第4引脚，转接芯片的第3引脚连接继电器k13b的第7引脚，继电器k13b的第3引脚接地，继电器k13b的第8引脚连接测试机连接芯片的第35引脚和第36引脚，继电器k13b的第1引脚连接电源输入端，继电器k13b的第10引脚连接测试机连接芯片的第59引脚。
70.转接芯片的第13引脚和第15引脚之间设置有继电器k13a，转接芯片的第13引脚连接继电器k13a的第4引脚，转接芯片的第15引脚连接继电器k13a的第7引脚，继电器k13b的第3引脚接地，继电器k13b的第8引脚连接测试机连接芯片的第33引脚和第34引脚，继电器k13b的第1引脚连接电源输入端，继电器k13b的第10引脚连接测试机连接芯片的第59引脚。
71.转接芯片的第2引脚、第5引脚和第16引脚均接地
72.测试机连接芯片的第31引脚和第32引脚连接有电阻rsite，电阻rsite另一端接地测试机连接芯片的第37引脚、第38引脚、第39引脚和第40引脚接地。
73.实施例2
74.如图2和图6所示，本实施例提供一种基于sot23-5l负载封装开关芯片的测试电路，包括测试芯片和测试机连接芯片：
75.测试芯片通过转接口与测试机连接芯片连接，转接口包括用于小批量实验测试的转接板接口和用于大批量工业测试的套接字接口；
76.测试芯片与测试机连接芯片的连接电路中设置有若干继电器和上拉电阻，若干继电器用于控制测试机与测试芯片的通断，上拉电阻用于确定引脚上电后的状态并限流；
77.测试机连接芯片的输入与输出端跨接有浮动电压电流源。
78.测试芯片和测试机连接芯片之间设置有用于滤除外界杂波的电容cin_a1、电容cin_a2、电容cout1a和电容cout2a；
79.测试芯片输出端设置有负载电阻r5a和负载电阻r6a，负载电阻r5a和负载电阻r6a；
80.测试芯片和测试机连接芯片之间设置有预留接口，预留接口包括电阻r1a、电阻r2a和电阻r11a；
81.测试芯片和测试机连接芯片之间还包括阻抗匹配电阻r3a和阻抗匹配电阻r10a：
82.测试芯片第6引脚连接有继电器k12和电阻r4a，电阻r4a用于确定该引脚上电后的状态并限流；
83.转接板接口芯片连接有电阻r，电阻r是测试电路板的防呆电阻。
84.在一些可能的实施例中，测试机连接芯片与ate测试机连接，测试机连接芯片用于将测试机资源连通至测试电路板，测试机连接芯片为电流和电压的输入输出端。
85.在一些可能的实施例中，浮动电压电流源包括fovi资源、fpvi资源和qvm资源，fpvi资源用于导通电阻、反向电流阻塞以及过流保护的大电流参数的测试，qvm资源用于小
导通电阻的测试。
86.在一些可能的实施例中，测试芯片第11引脚和第2引脚之间设置有继电器k1，所述测试芯片第11引脚连接继电器k1的第4引脚，所述测试芯片第2引脚连接继电器k1的第7引脚，所述继电器k1的第3引脚连接测试机连接芯片的第62引脚，所述继电器k1的第8引脚连接测试机连接芯片的第61引脚，所述继电器k1的第1引脚连接电源输入端，所述继电器k1的第10引脚连接测试机连接芯片的第54引脚。
87.测试芯片第11引脚和第12引脚之间设置有继电器k2，测试芯片第11引脚连接继电器k2的第7引脚，测试芯片第12引脚连接继电器k2的第4引脚，继电器k2的第3引脚连接继电器k0a的第4引脚，继电器k2的第8引脚连接继电器k0a的第7引脚，继电器k0a的第3引脚连接测试机连接芯片的第13引脚，继电器k0a的第8引脚连接测试机连接芯片的第14引脚，继电器k0a的第1引脚连接电源输入端，继电器k0a的第10引脚连接测试机连接芯片的第41引脚，继电器k2的第1引脚连接电源输入端，继电器k2的第10引脚连接测试机连接芯片的第51引脚，继电器k2的第2引脚和第9引脚接地。
88.测试芯片第11引脚和第12引脚之间设置有继电器k15，测试芯片第1引脚连接继电器k15的第3引脚，测试芯片第12引脚连接继电器k15的第8引脚，继电器k15的第4引脚连接测试机连接芯片的第30引脚和第58引脚，继电器k15和测试机连接芯片之间设置有电阻r3a，继电器k15的第7引脚连接测试机连接芯片的第29引脚、继电器k13和继电器k14，继电器k13和继电器k14并联设置，继电器k15与继电器k14的第1引脚连接，继电器k15与继电器k14之间设置有电阻r6a，继电器k14的第2引脚连接电源输入端，继电器k14的第3引脚连接测试机连接芯片的第60引脚，继电器k14的第4引脚接地，继电器k15与继电器k13的第1引脚连接，继电器k15与继电器k13之间设置有电阻r5a，继电器k13的第2引脚连接电源输入端，继电器k13的第3引脚连接测试机连接芯片的第60引脚，继电器k13的第4引脚接地，继电器k15的第1引脚连接电源输入端，继电器k15的第10引脚连接测试机连接芯片的第43引脚。
89.测试芯片的第2引脚还连接电容cout1a和电容cout2a，电容c1的另一端连接继电器k10，电容cout2a的另一端连接继电器k9，电容cout1a连接继电器k10的第1引脚，继电器k10的第2引脚连接电源输入端，继电器k10的第3引脚连接测试机连接芯片的第53引脚，继电器k10的第4引脚接地，电容cout2a连接继电器k9的第1引脚，继电器k9的第2引脚连接电源输入端，继电器k9的第3引脚连接测试机连接芯片的第53引脚，继电器k9的第4引脚接地。
90.测试芯片的第3引脚和第4引脚接地。
91.测试芯片的第7引脚和第8引脚均连接继电器k11，测试芯片的第7引脚和第8引脚与继电器k11的第3引脚连接，继电器k11的第1引脚连接电源输入端，继电器k11的第10引脚连接测试机连接芯片的第55引脚，继电器k11的第7引脚连接测试机连接芯片的第27引脚和第28引脚，继电器k11的第4引脚连接继电器k12的第4引脚、测试机连接芯片的第25引脚和第26引脚，继电器k12的第1引脚连接电阻r4a，继电器k12的第2引脚连接电源输入端，继电器k12的第3引脚连接测试机连接芯片的第56引脚，电阻r4的另一端连接测试芯片的第1引脚。
92.测试芯片的第5引脚和第6引脚连接继电器k4的第4引脚以及继电器k6、继电器k7和继电器k8的第一1引脚，继电器k6的第4引脚连接电阻r9a,电阻r9a另一端接地，继电器k6的第2引脚连接电源输入端，继电器k8的第3引脚连接测试机连接芯片的第47引脚，继电器
k7的第4引脚连接电阻r8a,电阻r8a另一端接地，继电器k7的第2引脚连接电源输入端，继电器k8的第3引脚连接测试机连接芯片的第46引脚，继电器k8的第4引脚连接电阻r6a,电阻r6a另一端接地，继电器k8的第2引脚连接电源输入端，继电器k8的第3引脚连接测试机连接芯片的第47引脚。
93.测试芯片的第1引脚连接电容cin_a1、电容cin_a2和电阻r11a，电容cin_a1的另一端连接继电器k4的第1引脚，继电器k4的第2引脚连接电源输入端，继电器k4的第3引脚连接测试机连接芯片的第49引脚，电容cin_a2的另一端连接继电器k3的第1引脚，继电器k3的第2引脚连接电源输入端，继电器k3的第3引脚连接测试机连接芯片的第52引脚，继电器k3的第4引脚接地，电阻r11a的另一端连接测试机连接芯片的第11引脚。
94.测试芯片的第2引脚连接测试机连接芯片的第12引脚。
95.测试芯片的第1引脚和第2引脚之间设置有继电器k0b，测试芯片的第1引脚连接继电器k0b的第4引脚，测试芯片的第11引脚和继电器k0b之间设置有电阻r1a，测试芯片的第12引脚连接继电器k0b的第7引脚，继电器k0b的第3引脚连接测试机连接芯片的第11引脚，继电器k0b的第8引脚连接测试机连接芯片的第12引脚，继电器k0b的第1引脚连接电源输入端，继电器k0b的第10引脚连接测试机连接芯片的第41引脚。
96.转接芯片的第1引脚连接测试芯片的第2引脚，转接芯片的第3引脚连接测试芯片的第1引脚，转接芯片的第5引脚接地，转接芯片的第7引脚连接测试芯片的第5引脚和第6引脚，转接芯片的第9引脚连接测试芯片的第7引脚和第8引脚，转接芯片的第11引脚连接测试芯片的第11引脚，转接芯片的第13引脚连接测试芯片的第12引脚。
97.测试机连接芯片的第31引脚和第32引脚连接有电阻r，电阻r另一端接地
98.测试机连接芯片的第37引脚、第38引脚、第39引脚和第40引脚接地。
99.实施例3
100.如图2和图7所示，本实施例提供一种基于qfn-12l封装开关芯片的测试电路，包括测试芯片和测试机连接芯片：
101.测试芯片通过转接口与测试机连接芯片连接，转接口包括用于小批量实验测试的转接板接口和用于大批量工业测试的套接字接口；
102.测试芯片与测试机连接芯片的连接电路中设置有若干继电器和上拉电阻，若干继电器用于控制测试机与测试芯片的通断，上拉电阻用于确定引脚上电后的状态并限流；
103.测试机连接芯片的输入与输出端跨接有浮动电压电流源。
104.测试芯片和测试机连接芯片之间设置有用于滤除外界杂波的电容c1、电容c2、电容c3、电容c4和电容c5，负载电阻r7a，预留接口电阻r1和电阻r8，上拉电阻r10；接触电阻测试用电阻r4和电阻r5，芯片软启动引脚端设置有电容c10和电容c11用于控制上电速率，通过继电器配置不同的电容值，接在芯片控制电流的编程引脚端的电阻r14和电阻r15，防呆电阻r1。
105.在一些可能的实施例中，测试芯片第1引脚连接转接口芯片第9引脚、继电器k10b的第4引脚，继电器k10b的第1引脚连接电阻r11,电阻r11的另一端连接转接口芯片的第57引脚。
106.测试芯片第2引脚连接转接口芯片的第37引脚、第38引脚、第39引脚、第40引脚和接地端。
107.测试芯片第3引脚连接转接口芯片第7引脚和第8引脚、转接口芯片的第29引脚和第30引脚，测试芯片第3引脚还连接电容c5，电容c5的另一端接地。
108.测试芯片第4引脚连接转接口芯片第5引脚、继电器k14b的第1引脚、继电器k9b的第1引脚、转接口芯片的第31引脚和第32引脚，继电器k14b的第4引脚和继电器k9b的第4引脚接地。
109.测试芯片第5引脚连接转接口芯片第3引脚、继电器k11b的第1引脚、继电器k12b的第1引脚、转接口芯片的第25引脚和第26引脚，继电器k11b的第4引脚和继电器k12b的第4引脚接地。
110.测试芯片第6引脚连接转接口芯片第13引脚、继电器k6c的第4引脚和ji的第21引脚，继电器k6c的第3引脚连接电容c1和电容c2，电容c1和电容c2的另一端接地。
111.测试芯片第7引脚、第8引脚和第9引脚均连接转接口芯片第11引脚、继电器k5b的第4引脚，继电器k6b的第7引脚、继电器k7b的第4引脚和转接口芯片的第15引脚，继电器k5b的第1引脚连接转接口芯片的第58引脚，继电器k6b的第8引脚连接电容c2和电容c4，所述电容c2和电容c4的另一端接地，继电器k7b的第1引脚连接电阻r7，电阻r7另一端接地。
112.测试芯片第10引脚和第7引脚、第8引脚、第9引脚之间设置有电阻r5，测试芯片第10引脚连接转接口芯片第12引脚、继电器k1b的第7引脚和继电器k3b的第8引脚，继电器k1b的第8引脚连接转接口芯片的第62引脚，继电器k1b的第9引脚接地，继电器k3b的第7引脚连接有芯片j2,，芯片j2的另一端接地，继电器k3b的第9引脚连接转接口芯片的第24引脚。
113.测试芯片第11引脚和第6引脚之间设置有电阻r4，测试芯片第11引脚连接转接口芯片第14引脚、继电器k1c的第4引脚和继电器k3c的第3引脚，继电器k1c的第3引脚连接转接口芯片的第61引脚，继电器k1c的第3引脚连接转接口芯片第1引脚，继电器k3c的第4引脚连接有芯片j3,，芯片j3的另一端接地，继电器k3c的第3引脚连接转接口芯片的第22引脚。
114.测试芯片第12引脚连接转接口芯片第1引脚、继电器k4b的第1引脚、继电器k5b的第4引脚、转接口芯片的第27引脚和第28引脚，继电器k4b的第4引脚连接转接口芯片的第57引脚，继电器k5b的第1引脚连接电阻r10。
115.实施例4
116.如图2和图8所示，本实施例提供一种基于wlcps的负载封装开关芯片的测试电路，包括测试芯片和测试机连接芯片：
117.测试芯片通过转接口与测试机连接芯片连接，转接口包括用于小批量实验测试的转接板接口和用于大批量工业测试的套接字接口；
118.测试芯片与测试机连接芯片的连接电路中设置有若干继电器和上拉电阻，若干继电器用于控制测试机与测试芯片的通断，上拉电阻用于确定引脚上电后的状态并限流；
119.测试机连接芯片的输入与输出端跨接有浮动电压电流源。
120.测试芯片和测试机连接芯片之间设置有用于滤除外界杂波的电容cin_a、电容c1a、电容c2a、电容c3a、电容cin_b、电容c1b、电容c2b、电容c3b、电容cin_c、电容c1c、电容c2c、电容c3c、电容cin_d、电容c1d、电容c2d和电容c3d；
121.测试芯片输出端设置有负载电阻r6a、负载电阻r7a、负载电阻r8a、负载电阻r6b、负载电阻r7b、负载电阻r8b、负载电阻r6c、负载电阻r7c、负载电阻r8c、负载电阻r6d、负载电阻r7d和负载电阻r8d；
122.测试芯片和测试机连接芯片之间设置有预留接口，预留接口包括电阻r1a、电阻r2a、电阻r10a、电阻r1b、电阻r2b、电阻r10b、电阻r1c、电阻r2c、电阻r10c、电阻r1d、电阻r2d和电阻r10d；
123.测试芯片和测试机连接芯片之间还包括阻抗匹配电阻r5a、阻抗匹配电阻r9a、阻抗匹配电阻r5b、阻抗匹配电阻r9b、阻抗匹配电阻r5c、阻抗匹配电阻r9c、阻抗匹配电阻r5d和阻抗匹配电阻r9d；
124.测试芯片第6引脚连接有上拉电阻r3a、电阻r4a、电阻r3b、电阻r4b、电阻r3c、电阻r4c、电阻r3d和电阻r4d；
125.电阻r11a、电阻r12a、电阻r13a、电阻r11b、电阻r12b、电阻r13b、电阻r11c、电阻r12c、电阻r13c、电阻r11d、电阻r12d和电阻r13d接在芯片控制电流的编程引脚端，通过继电器选择不同的阻值达到编程电流保护的目
126.电阻r1、电阻r2、电阻r3、电阻r4是每个站的防呆电阻，用以确保4个站点资源连接及测试结果等的准确对应关系。
127.在一些可能的实施例中，测试芯片和转接口芯片均设置有四个，测试芯片和转接口芯片一一对应连接，测试芯片的第1引脚和第2引脚之间连接fpvi资源和fovi资源，测试芯片的第11引脚和第12引脚之间连接fpvi资源，测试芯片的第1引脚和第12引脚之间连接qvm资源，测试芯片的第2引脚和第11引脚之间连接qvm资源，测试芯片的第11引脚和第12引脚之间连接qvm资源、qtmu资源、fpvi资源和fovi资源，测试芯片的第3引脚和第4引脚之间连接qvm资源和qtmu资源，测试芯片的第5引脚和第6引脚接地，测试芯片的第3引脚和第4引脚之间连接fovi资源，测试芯片的第9引脚和第10引脚之间连接qvm资源和fovi资源。
128.以上所述的具体实施方式，对本技术的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本技术的具体实施方式而已，并不用于限定本技术的保护范围，凡在本技术的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。

技术特征：
1.一种封装开关芯片的测试电路，其特征在于，包括测试芯片和测试机连接芯片：所述测试芯片通过转接口与测试机连接芯片连接，所述转接口包括用于小批量实验测试的转接板接口和用于大批量工业测试的套接字接口；所述测试芯片与测试机连接芯片的连接电路中设置有若干继电器和上拉电阻，所述若干继电器用于控制测试机与测试芯片的通断，上拉电阻用于确定引脚上电后的状态并限流；所述测试机连接芯片的输入与输出端跨接有浮动电压电流源。2.根据权利要求1所述的封装开关芯片的测试电路，其特征在于，所述测试芯片和测试机连接芯片之间设置有用于滤除外界杂波的电容。3.根据权利要求1所述的封装开关芯片的测试电路，其特征在于，所述测试芯片输出端设置有负载电阻。4.根据权利要求1所述的封装开关芯片的测试电路，其特征在于，所述测试芯片和测试机连接芯片之间设置有预留接口，所述预留接口连接有电阻，所述预留接口电阻/电容与所述芯片的输入端、输出端连接。5.根据权利要求1所述的封装开关芯片的测试电路，其特征在于，所述测试芯片和测试机连接芯片之间还设置有阻抗匹配电阻。6.根据权利要求1所述的封装开关芯片的测试电路，其特征在于，所述转接板接口芯片连接有防呆电阻。7.根据权利要求6所述的封装开关芯片的测试电路，其特征在于，所述防呆电阻设置在套接字接口和测试机连接芯片之间，所述防呆电阻设置有多个。8.根据权利要求1所述的封装开关芯片的测试电路，其特征在于，所述测试机连接芯片与ate测试机连接，所述测试机连接芯片用于将测试机资源连通至测试电路板，所述测试机连接芯片为电流和电压的输入输出端。9.根据权利要求1所述的封装开关芯片的测试电路，其特征在于，所述浮动电压电流源包括fovi资源、fpvi资源和qvm资源。10.根据权利要求9所述的封装开关芯片的测试电路，其特征在于，所述fpvi资源用于导通电阻、反向电流阻塞以及过流保护的大电流参数的测试，所述qvm资源用于小导通电阻的测试。

技术总结
本申请公开了一种封装开关芯片的测试电路，通过测试芯片转接口与测试机连接芯片连接，将测试机资源引至测试电路板，由ATE测试机连接该接口输出输入结果，设置用于小批量实验测试的转接板接口和用于大批量工业测试的套接字接口，小批量时操作更方便，有利于节约测试程序开发周期，两相配合增加电路板复用性，使得生产线与实验室硬件同步，减小走线复杂度，减小数据差异，设置继电器控制测试机与测试芯片的通断来减少布线，设置上拉电阻用于确定引脚上电后的状态并限流，保证电流的稳定性，设置浮动电压电流源提供超出单个浮动源最大输出电压电流的测试能力，在减少布线的情况下保证测量精度，减小引入的杂波，增强抗干扰能力，提高测试效率。提高测试效率。提高测试效率。


技术研发人员：孙霓
受保护的技术使用者：杰夫微电子（四川）有限公司
技术研发日：2022.09.28
技术公布日：2023/1/6