一种像素电路及显示装置的制造方法
一种像素电路及显示装置的制造方法
【技术领域】
[0001]本发明涉及有机发光显示技术领域，更具体的说，尤其涉及一种像素电路及显示
目.ο
【背景技术】
[0002]随着多媒体的不断发展，有机发光二极管(Organic Light Emitting D1de，OLED)显示装置以简单的结构和极佳的工作温度、对比度、视角等优势，在显示装置市场中受到瞩目。有机发光二极管显示装置包括无源矩阵0LED显示装置和有源矩阵0LED显示装置，而有源矩阵0LED显示装置由于功耗低被广泛使用。实际使用中，发现有机发光二极管显示装置存在发光不均匀的现象。
【发明内容】
[0003]有鉴于此，本发明提供了一种像素电路及显示装置，通过补偿驱动发光元件的驱动晶体管的阈值电压，消除阈值电压的影响，进而消除显示装置发光不均匀的现象。
[0004]为实现上述目的，本发明提供的技术方案如下:
[0005]—种像素电路，用于驱动发光元件，包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、驱动晶体管、第一电容和第二电容；
[0006]所述第一晶体管由第一驱动信号控制，用于将来自所述驱动晶体管的驱动电流传输至所述发光元件；
[0007]所述第二晶体管由第二驱动信号控制，用于控制所述驱动晶体管的栅极与所述驱动晶体管的漏极之间电连接或绝缘；
[0008]所述第三晶体管由第三驱动信号控制，用于将复位电压传输至所述驱动晶体管的栅极，以驱使所述驱动晶体管导通；
[0009]所述第四晶体管由第四驱动信号控制，用于将参考电压传输至所述第一电容的第一极板，所述第一电容的第二极板电连接所述驱动晶体管的栅极；
[0010]所述第五晶体管由第五驱动信号控制，用于将数据电压传输至所述第一电容的第一极板；
[0011]所述驱动晶体管用于确定所述驱动电流的大小，所述驱动晶体管的源极和所述第二电容的第一极板均接入电源电压，所述第二电容的第二极板电连接所述驱动晶体管的栅极。
[0012]可选的，所述第一晶体管的栅极接入所述第一驱动信号，所述第一晶体管的第一电极电连接所述驱动晶体管的漏极，所述第一晶体管的第二电极电连接所述发光元件；
[0013]所述第二晶体管的栅极接入所述第二驱动信号，所述第二晶体管的第一电极电连接所述驱动晶体管的漏极，所述第二晶体管的第二电极电连接所述驱动晶体管的栅极；
[0014]所述第三晶体管的栅极接入所述第三驱动信号，所述第三晶体管的第一电极接入所述复位电压，所述第三晶体管的第二电极电连接所述驱动晶体管的栅极；
[0015]所述第四晶体管的栅极接入所述第四驱动信号，所述第四晶体管的第一电极接入所述参考电压，所述第四晶体管的第二电极电连接所述第一电容的第一极板；
[0016]所述第五晶体管的栅极接入所述第五驱动信号，所述第五晶体管的第一电极接入所述数据电压，所述第五晶体管的第二电极电连接所述第一电容的第一极板。
[0017]可选的，所述数据电压大于所述参考电压，且所述参考电压不大于所述电源电压。
[0018]可选的，所述参考电压和电源电压相同，且所述参考电压和电源电压由同一电压端输出；
[0019]或者，所述参考电压小于所述电源电压，且所述参考电压和电源电压由不同电压端输出。
[0020]可选的，所述像素电路的驱动方法包括初始化阶段、阈值电压检测阶段和发光阶段三个阶段，其中，
[0021]在所述初始化阶段，所述第三驱动信号驱使所述第三晶体管导通，所述第四驱动信号驱使所述第四晶体管关断，且所述第五驱动信号驱使所述第五晶体管导通；
[0022]在所述阈值电压检测阶段，所述第一驱动信号驱使所述第一晶体管关断，所述第二驱动信号驱使所述第二晶体管导通，所述第三驱动信号驱使所述第三晶体管关断，所述第四驱动信号驱使所述第四晶体管关断，且所述第五驱动信号驱使所述第五晶体管导通；
[0023]在所述发光阶段，所述第一驱动信号驱使所述第一晶体管导通，所述第二驱动信号驱使所述第二晶体管关断，所述第三驱动信号驱使所述第三晶体管关断，所述第四驱动信号驱使所述第四晶体管导通，且所述第五驱动信号驱使所述第五晶体管关断。
[0024]可选的，所述第二驱动信号和第五驱动信号相同，且所述第二驱动信号和第五驱动信号由同一驱动信号端输出。
[0025]可选的，所述第一驱动信号和第四驱动信号相同，且所述第一驱动信号和第四驱动信号由同一驱动信号端输出。
[0026]可选的，在所述发光阶段的所述第一驱动信号驱使所述第一晶体管导通前，所述发光阶段还包括:
[0027]所述第一驱动信号驱使所述第一晶体管关断预设时间段后，所述第一驱动信号驱使所述第一晶体管导通；
[0028]其中，所述第二驱动信号驱使所述第二晶体管关断，所述第三驱动信号驱使所述第三晶体管关断，所述第四驱动信号驱使所述第四晶体管导通，且所述第五驱动信号驱使所述第五晶体管关断。
[0029]可选的，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和驱动晶体管均为P型晶体管。
[0030]相应的，本发明还提供了一种显示装置，所述显示装置包括上述的像素电路。
[0031]相较于现有技术，本发明提供的技术方案至少具有以下优点:
[0032]本发明提供了一种像素电路及显示装置，包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、驱动晶体管、第一电容和第二电容;通过各个晶体管和两个电容之间的配合驱动，最终使得驱动电流与驱动晶体管本身的阈值电压无关系，消除了不良因素的影响，进而有效的改善了显示装置发光不均匀的问题，提高了显示装置发光均匀性和显示效果。
【附图说明】
[0033]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0034]图1本申请实施例提供的一种像素电路的结构不意图；
[0035]图2为本申请实施例提供的另一种像素电路的结构不意图；
[0036]图3为本申请实施例提供的一种驱动信号时序图；
[0037]图4为本申请实施例提供的又一种像素电路的结构示意图；
[0038]图5为本申请实施例提供的另一种驱动信号时序图；
[0039]图6为本申请实施例提供的又一种像素电路的结构示意图；
[0040]图7为本申请实施例提供的又一种像素电路的结构示意图。
【具体实施方式】
[0041]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0042]正如【背景技术】所述，实际使用中，发现有机发光二极管显示装置存在发光不均匀的现象。其中，现有的有机发光二极管显示装置，其像素电路不能补偿驱动晶体管的阈值电压，使得驱动晶体管的阈值电压对驱动电流造成影响，而不同像素单元的驱动晶体管由于工艺原因造成其阈值电压不同，因而造成不同像素单元的发光亮度不同，使得显示装置的发光不均匀，降低显示装置的发光效果。
[0043]基于此，本申请实施例提供了一种像素电路及显示装置，通过补偿驱动发光元件的驱动晶体管的阈值电压，消除阈值电压的影响，进而消除显示装置发光不均匀的现象。为实现上述目的，本申请实施例提供的技术方案如下，具体结合图1至图7所示，对本申请实施例提供的具体技术方案进行详细的描述。
[0044]参考图1所示，为本申请实施例提供的一种像素电路的结构示意图，像素电路用于驱动发光元件D，其中，发光元件D可以为有机发光二极管。像素电路包括:第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、驱动晶体管M0、第一电容C1和第二电容C2;
[0045]所述第一晶体管Ml由第一驱动信号S1控制，用于将来自所述驱动晶体管M0的驱动电流传输至所述发光元件D ；
[0046]所述第二晶体管M2由第二驱动信号S2控制，用于控制所述驱动晶体管M0的栅极与所述驱动晶体管M0的漏极之间电连接或绝缘；
[0047]所述第三晶体管M3由第三驱动信号S3控制，用于将复位电压Vrefl传输至所述驱动晶体管M0的栅极，以驱使所述驱动晶体管M0导通；
[0048]所述第四晶体管M4由第四驱动信号S4控制，用于将参考电压Vref2传输至所述第一电容Cl 的第一极板，所述第一电容Cl的第二极板电连接所述驱动晶体管MO的栅极；
[0049]所述第五晶体管M5由第五驱动信号S5控制，用于将数据电压Data传输至所述第一电容C1的第一极板；
[0050]所述驱动晶体管M0用于确定所述驱动电流的大小，所述驱动晶体管M0的源极和所述第二电容C2的第一极板均接入电源电压Pvdd，所述第二电容C2的第二极板电连接所述驱动晶体管M0的栅极。
[0051]具体的，参考图1所示，在本申请实施例提供的像素电路中，所述第一晶体管Ml的栅极接入所述第一驱动信号S1，所述第一晶体管Ml的第一电极电连接所述驱动晶体管M0的漏极，所述第一晶体管Ml的第二电极电连接所述发光元件D;其中，发光元件D的阳极与第一晶体管Ml的第二电极电连接，且发光元件D的阴极接入阴极低电位Pvee;
[0052]所述第二晶体管M2的栅极接入所述第二驱动信号S2，所述第二晶体管M2的第一电极电连接所述驱动晶体管M0的漏极，所述第二晶体管M2的第二电极电连接所述驱动晶体管M0的栅极；
[0053]所述第三晶体管M3的栅极接入所述第三驱动信号S3，所述第三晶体管M3的第一电极接入所述复位电压Vrefl，所述第三晶体管M3的第二电极电连接所述驱动晶体管M0的栅极；
[0054]所述第四晶体管M4的栅极接入所述第四驱动信号S4，所述第四晶体管M4的第一电极接入所述参考电压Vref2，所述第四晶体管M4的第二电极电连接所述第一电容C1的第一极板；
[0055]所述第五晶体管M5的栅极接入所述第五驱动信号S5，所述第五晶体管M5的第一电极接入所述数据电压Data，所述第五晶体管M5的第二电极电连接所述第一电容C1的第一极板。
[0056]需要说明的是，本申请对提供的每个晶体管的导电类型不作具体限制，需要根据实际应用进行具体选取。可选的，为了保证像素电路的工艺制程简单，参考图1所示，本申请实施例提供的所述第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和驱动晶体管M0均为P型晶体管。
[0057]其中，在上述任意实施例中，本申请所提供的所述数据电压大于所述参考电压，且所述参考电压不大于所述电源电压;其中，在发光阶段时参考电压通过第四晶体管传输至第一电容的第一极板，而后与第二节点原有电压产生的电压差通过第一电容耦合至驱动晶体管的栅极，由于数据电压大于参考电压，且参考电压不大于电源电压，保证在发光阶段驱动晶体管的栅极电压小于其源极电压，保证驱动晶体管的正常导通，避免出现像素电路失效的情况。此外，参考图1所示，本申请实施例提供的所述参考电压Vref2可以小于所述电源电压Pvdd，且所述参考电压Vref2和电源电压Pvdd由不同电压端输出；即，通过将参考电压Vref2和电源电压Pvdd的不同电压端输出设置，避免使数据电压过大，进而适应显示装置的驱动1C的电压适用范围；
[0058]或者，
[0059]参考图2所示，为本申请实施例提供的另一种像素电路的结构示意图，其中，所述参考电压Vref2还可以和电源电压Pvdd相同，且所述参考电压Vref2和电源电压Pvdd由同一电压端输出，即，将第四晶体管M4的第一电极与驱动晶体管M0的源极电连接设置，保证了像素电路的电压端口少，降低了布线难度。
[0060]进一步的，结合附图2和图3所示，对本申请实施例提供的像素电路的驱动过程进行详细的描述，图3为本申请实施例提供的一种驱动信号时序图。其中，需要说明的是，下列描述均以晶体管为P型晶体管为例。其中，参考图3所示，所述像素电路的驱动方法包括初始化阶段T1、阈值电压检测阶段T2和发光阶段三个阶段T3，其中，定义驱动晶体管M0的栅极与第一电容C1的第二极板的连接端为第一节点N1，以及，定义第一电容C1的第一极板与第四晶体管M4的第二电极的连接端为第二节点N2;
[0061]在所述初始化阶段T1，所述第三驱动信号S3驱使所述第三晶体管M3导通，所述第四驱动信号S4驱使所述第四晶体管M4关断，且所述第五驱动信号S5驱使所述第五晶体管M5导通;其中，此阶段中的第一节点N1的电压为复位电压Vrefl，且第二节点N2的电压为数据电压Data，且第一节点N1和第二节点N2的电压由第一电容C1和第二电容C2配合保持；
[0062]在所述阈值电压检测阶段T2，所述第一驱动信号S1驱使所述第一晶体管Ml关断，所述第二驱动信号S2驱使所述第二晶体管M2导通，所述第三驱动信号S3驱使所述第三晶体管M3关断，所述第四驱动信号S4驱使所述第四晶体管M4关断，且所述第五驱动信号S5驱使所述第五晶体管M5导通;其中，此阶段中的第一节点N1的电压变为电源电压Pvdd减驱动晶体管M0的阈值电压Vth的差值PVdd-Vth，而第二节点N2的电压保持为数据电压Data ；
[0063]在所述发光阶段T3，所述第一驱动信号S1驱使所述第一晶体管Ml导通，所述第二驱动信号S2驱使所述第二晶体管M2关断，所述第三驱动信号S3驱使所述第三晶体管M3关断，所述第四驱动信号S4驱使所述第四晶体管M4导通，且所述第五驱动信号S5驱使所述第五晶体管M5关断。其中，此阶段中参考电压Vref2(PVdd)通过第四晶体管M4传输至第二节点N2，产生一压差V’=Vref2-Data，这一压差V’经过第一电容C1和第二电容C2的共同作用耦合到第一节点N1，使得第一节点N1的电压(即驱动晶体管M0的栅极电压)为Pvdd-Vth+(Pvdd-Data)*[Cl/(Cl+C2)]，进而推出此阶段的驱动电流 Iclied = K*(Vsg-Vth)2 = K*{Pvdd-Pvdd+Vth-(Pvdd-Data)*[Cl/(Cl+C2)]-Vth}2 = K*(Data-Pvdd)*[Cl/(Cl+C2)]2，其中，k为常数，Vsg为驱动晶体管M0的源极电压(Pvdd)和其栅极电压{Pvdd-Vth+(Pvdd-Data)*[Cl/(C1+C2) ]}之差。
[0064]由上述内容可知，驱动晶体管M0产生的驱动电流Icaed，即驱动发光元件D的驱动电流，其值与驱动晶体管M0的阈值电压无关，通过该驱动电流1。1(3(1驱动发光元件D，使得显示装置的发光均匀，且提高了显示装置的显示效果。
[0065]需要说明的是，在初始化阶段T1，第二晶体管M2的状态可以为导通状态，还可以为关断状态。即，结合图2和图3所示，本申请实施例提供的像素电路中，第二晶体管M2在初始化阶段T1由第二驱动信号S2驱使其关断，第二驱动信号S2和第五驱动信号S5可以不相同，即由不同电压端口输出；此外，参考图4所示，为本申请实施例提供的又一种像素电路的结构示意图，其中，第二晶体管M2在初始化阶段T1由第二驱动信号S2驱使其导通，第二驱动信号S2和第五驱动信号S5相同，且所述第二驱动信号S2和第五驱动信号S5由同一驱动信号端输出，即，第二晶体管M2的栅极和第五晶体管M5的栅极电连接，且接入一驱动信号端，此技术方案减少驱动信号端数量，降低了像素电路的布线难度。
[0066]进一步的，结合图2和图5所示，图5为本申请实施例提供的另一种驱动信号时序图，需要说明的是，下列描述均以晶体管为P型晶体管为例。
[0067]其中，所述像素电路的驱动方法包括初始化阶段T1、阈值电压检测阶段T2和发光阶段三个阶段Τ3，其中，定义驱动晶体管Μ0的栅极与第一电容C1的第二极板的连接端为第一节点Ν1，以及，定义第一电容C1的第一极板与第四晶体管Μ4的第二电极的连接端为第二节点Ν2;
[0068]在所述初始化阶段Τ1，所述第三驱动信号S3驱使所述第三晶体管M3导通，所述第四驱动信号S4驱使所述第四晶体管Μ4关断，且所述第五驱动信号S5驱使所述第五晶体管Μ5导通;其中，此阶段中的第一节点Ν1的电压为复位电压Vrefl，且第二节点Ν2的电压为数据电压Data，且第一节点N1和第二节点N2的电压由第一电容C1和第二电容C2配合保持；
[0069]在所述阈值电压检测阶段T2，所述第一驱动信号S1驱使所述第一晶体管Ml关断，所述第二驱动信号S2驱使所述第二晶体管M2导通，所述第三驱动信号S3驱使所述第三晶体管M3关断，所述第四驱动信号S4驱使所述第四晶体管M4关断，且所述第五驱动信号S5驱使所述第五晶体管M5导通;其中，此阶段中的第一节点N1的电压变为电源电压Pvdd减驱动晶体管M0的阈值电压Vth的差值PVdd-Vth，而第二节点N2的电压保持为数据电压Data ；
[0070]在所述发光阶段T3，所述第一驱动信号S1驱使所述第一晶体管Ml导通，所述第二驱动信号S2驱使所述第二晶体管M2关断，所述第三驱动信号S3驱使所述第三晶体管M3关断，所述第四驱动信号S4驱使所述第四晶体管M4导通，且所述第五驱动信号S5驱使所述第五晶体管M5关断。其中，此阶段中参考电压Vref2(PVdd)通过第四晶体管M4传输至第二节点N2 ，产生一压差V’=Vref2-Data，这一压差V’经过第一电容C1和第二电容C2的共同作用耦合到第一节点N1，使得第一节点N1的电压(即驱动晶体管M0的栅极电压)为Pvdd-Vth+(Pvdd-Data)*[Cl/(Cl+C2)]，进而推出此阶段的驱动电流1led = K*(Vsg-Vth)2 = K*{Pvdd-Pvdd+Vth-(Pvdd-Data)*[Cl/(Cl+C2)]-Vth}2 = K*(Data-Pvdd)*[Cl/(Cl+C2)]2，其中，K为常数，Vsg为驱动晶体管M0的源极电压(Pvdd)和其栅极电压{Pvdd-Vth+(Pvdd-Data)*[Cl/(Cl+C2)]}之差。
[0071]由上述内容可知，驱动晶体管M0产生的驱动电流1。1(3(1，即驱动发光元件D的驱动电流，其值与驱动晶体管M0的阈值电压无关，通过该驱动电流1。1(3(1驱动发光元件D，使得显示装置的发光均匀，且提高了显示装置的显示效果。
[0072]进一步的，在初始化阶段T1，第一晶体管Ml可以由第一驱动信号S1驱使导通(或者由第一驱动信号驱使关断)；另外，参考图5所示，在所述发光阶段T3的所述第一驱动信号S1驱使所述第一晶体管Ml导通前，所述发光阶段T3还包括:
[0073]所述第一驱动信号S1驱使所述第一晶体管Ml关断预设时间段后，所述第一驱动信号S1驱使所述第一晶体管Ml导通；
[0074]其中，其余晶体管在发光阶段T3的状态与上述实施例相同，即，所述第二驱动信号S2驱使所述第二晶体管M2关断，所述第三驱动信号S3驱使所述第三晶体管M3关断，所述第四驱动信号S4驱使所述第四晶体管M4导通，且所述第五驱动信号S5驱使所述第五晶体管M5关断。
[0075]结合图5所示驱动时序图，在发光阶段T3中，第一晶体管Ml先保持关断后导通的方案，能够使得第一节点N1在第一晶体管Ml保持关断的状态下稳定的写入数据电压Data，保证数据电压Data写入准确，而后第一晶体管Ml导通后实现发光元件D的发光。
[0076]在初始化阶段T1，第一晶体管Ml的状态可以为导通状态，还可以为关断状态。结合图6所示，为本申请实施例提供的又一种像素电路的结构示意图，本申请实施例提供的像素电路中，第一晶体管Ml在初始化阶段T1由第一驱动信号S1驱使其关断，所述第一驱动信号S1和第四驱动信号S4相同，且所述第一驱动信号S1和第四驱动信号S4由同一驱动信号端输出，即，第一晶体管Ml的栅极和第四晶体管M4的栅极可以电连接，而后接入一驱动信号端，此技术方案减少驱动信号端数量，降低了像素电路的布线难度。其中，在初始化阶段T1驱使第一晶体管Ml关断，避免在初始化阶段T1中发光元件D出现短暂点亮的情况。此外，在图6所示像素电路基础上，将第二晶体管M2的栅极和第五晶体管M5的栅极相连接，参考图7所示，为本申请实施例提供的又一种像素电路的结构示意图，其中，第二晶体管M2的栅极和第五晶体管M5的栅极相连接，进一步减少端口数量，降低像素电路布线难度。
[0077]相应的，本申请实施例还提供了一种显示装置，所述显示装置包括上述任意一实施例提供的的像素电路。
[0078]本申请实施例提供了一种像素电路及显示装置，包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、驱动晶体管、第一电容和第二电容;通过各个晶体管和两个电容之间的配合驱动，最终使得驱动电流与驱动晶体管本身的阈值电压无关系，消除了不良因素的影响，进而有效的改善了显示装置发光不均匀的问题，提高了显示装置发光均匀性和显示效果。
[0079]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【主权项】
1.一种像素电路，用于驱动发光元件，其特征在于，包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、驱动晶体管、第一电容和第二电容； 所述第一晶体管由第一驱动信号控制，用于将来自所述驱动晶体管的驱动电流传输至所述发光元件； 所述第二晶体管由第二驱动信号控制，用于控制所述驱动晶体管的栅极与所述驱动晶体管的漏极之间电连接或绝缘； 所述第三晶体管由第三驱动信号控制，用于将复位电压传输至所述驱动晶体管的栅极，以驱使所述驱动晶体管导通； 所述第四晶体管由第四驱动信号控制，用于将参考电压传输至所述第一电容的第一极板，所述第一电容的第二极板电连接所述驱动晶体管的栅极； 所述第五晶体管由第五驱动信号控制，用于将数据电压传输至所述第一电容的第一极板； 所述驱动晶体管用于确定所述驱动电流的大小，所述驱动晶体管的源极和所述第二电容的第一极板均接入电源电压，所述第二电容的第二极板电连接所述驱动晶体管的栅极。2.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管的栅极接入所述第一驱动信号，所述第一晶体管的第一电极电连接所述驱动晶体管的漏极，所述第一晶体管的第二电极电连接所述发光元件； 所述第二晶体管的栅极接入所述第二驱动信号，所述第二晶体管的第一电极电连接所述驱动晶体管的漏极，所述第二晶体管的第二电极电连接所述驱动晶体管的栅极； 所述第三晶体管的栅极接入所述第三驱动信号，所述第三晶体管的第一电极接入所述复位电压，所述第三晶体管的第二电极电连接所述驱动晶体管的栅极； 所述第四晶体管的栅极接入所述第四驱动信号，所述第四晶体管的第一电极接入所述参考电压，所述第四晶体管的第二电极电连接所述第一电容的第一极板； 所述第五晶体管的栅极接入所述第五驱动信号，所述第五晶体管的第一电极接入所述数据电压，所述第五晶体管的第二电极电连接所述第一电容的第一极板。3.根据权利要求1所述的像素电路，其特征在于，所述数据电压大于所述参考电压，且所述参考电压不大于所述电源电压。4.根据权利要求3所述的像素电路，其特征在于，所述参考电压和电源电压相同，且所述参考电压和电源电压由同一电压端输出； 或者，所述参考电压小于所述电源电压，且所述参考电压和电源电压由不同电压端输出。5.根据权利要求1所述的像素电路，其特征在于，所述像素电路的驱动方法包括初始化阶段、阈值电压检测阶段和发光阶段三个阶段，其中， 在所述初始化阶段，所述第三驱动信号驱使所述第三晶体管导通，所述第四驱动信号驱使所述第四晶体管关断，且所述第五驱动信号驱使所述第五晶体管导通； 在所述阈值电压检测阶段，所述第一驱动信号驱使所述第一晶体管关断，所述第二驱动信号驱使所述第二晶体管导通，所述第三驱动信号驱使所述第三晶体管关断，所述第四驱动信号驱使所述第四晶体管关断，且所述第五驱动信号驱使所述第五晶体管导通； 在所述发光阶段，所述第一驱动信号驱使所述第一晶体管导通，所述第二驱动信号驱使所述第二晶体管关断，所述第三驱动信号驱使所述第三晶体管关断，所述第四驱动信号驱使所述第四晶体管导通，且所述第五驱动信号驱使所述第五晶体管关断。6.根据权利要求5所述的像素电路，其特征在于，所述第二驱动信号和第五驱动信号相同，且所述第二驱动信号和第五驱动信号由同一驱动信号端输出。7.根据权利要求5所述的像素电路，其特征在于，所述第一驱动信号和第四驱动信号相同，且所述第一驱动信号和第四驱动信号由同一驱动信号端输出。8.根据权利要求5所述的像素电路，其特征在于，在所述发光阶段的所述第一驱动信号驱使所述第一晶体管导通前，所述发光阶段还包括: 所述第一驱动信号驱使所述第一晶体管关断预设时间段后，所述第一驱动信号驱使所述第一晶体管导通； 其中，所述第二驱动信号驱使所述第二晶体管关断，所述第三驱动信号驱使所述第三晶体管关断，所述第四驱动信号驱使所述第四晶体管导通，且所述第五驱动信号驱使所述第五晶体管关断。9.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和驱动晶体管均为P型晶体管。10.—种显示装置，其特征在于，所述显示装置包括权利要求1?9任意一项所述的像素电路。
【专利摘要】本发明公开了一种像素电路及显示装置，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、驱动晶体管、第一电容和第二电容；通过各个晶体管和两个电容之间的配合驱动，最终使得驱动电流与驱动晶体管不受本身的阈值电压的影响，消除了不良因素的影响，进而有效的改善了显示装置发光不均匀的问题，提高了显示装置发光均匀性和显示效果。
【IPC分类】G09G3/3233
【公开号】CN105489166
【申请号】CN201610077714
【发明人】吴桐, 钱栋
【申请人】上海天马有机发光显示技术有限公司, 天马微电子股份有限公司
【公开日】2016年4月13日
【申请日】2016年2月3日
【技术领域】
[0001]本发明涉及有机发光显示技术领域，更具体的说，尤其涉及一种像素电路及显示
目.ο
【背景技术】
[0002]随着多媒体的不断发展，有机发光二极管(Organic Light Emitting D1de，OLED)显示装置以简单的结构和极佳的工作温度、对比度、视角等优势，在显示装置市场中受到瞩目。有机发光二极管显示装置包括无源矩阵0LED显示装置和有源矩阵0LED显示装置，而有源矩阵0LED显示装置由于功耗低被广泛使用。实际使用中，发现有机发光二极管显示装置存在发光不均匀的现象。
【发明内容】
[0003]有鉴于此，本发明提供了一种像素电路及显示装置，通过补偿驱动发光元件的驱动晶体管的阈值电压，消除阈值电压的影响，进而消除显示装置发光不均匀的现象。
[0004]为实现上述目的，本发明提供的技术方案如下:
[0005]—种像素电路，用于驱动发光元件，包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、驱动晶体管、第一电容和第二电容；
[0006]所述第一晶体管由第一驱动信号控制，用于将来自所述驱动晶体管的驱动电流传输至所述发光元件；
[0007]所述第二晶体管由第二驱动信号控制，用于控制所述驱动晶体管的栅极与所述驱动晶体管的漏极之间电连接或绝缘；
[0008]所述第三晶体管由第三驱动信号控制，用于将复位电压传输至所述驱动晶体管的栅极，以驱使所述驱动晶体管导通；
[0009]所述第四晶体管由第四驱动信号控制，用于将参考电压传输至所述第一电容的第一极板，所述第一电容的第二极板电连接所述驱动晶体管的栅极；
[0010]所述第五晶体管由第五驱动信号控制，用于将数据电压传输至所述第一电容的第一极板；
[0011]所述驱动晶体管用于确定所述驱动电流的大小，所述驱动晶体管的源极和所述第二电容的第一极板均接入电源电压，所述第二电容的第二极板电连接所述驱动晶体管的栅极。
[0012]可选的，所述第一晶体管的栅极接入所述第一驱动信号，所述第一晶体管的第一电极电连接所述驱动晶体管的漏极，所述第一晶体管的第二电极电连接所述发光元件；
[0013]所述第二晶体管的栅极接入所述第二驱动信号，所述第二晶体管的第一电极电连接所述驱动晶体管的漏极，所述第二晶体管的第二电极电连接所述驱动晶体管的栅极；
[0014]所述第三晶体管的栅极接入所述第三驱动信号，所述第三晶体管的第一电极接入所述复位电压，所述第三晶体管的第二电极电连接所述驱动晶体管的栅极；
[0015]所述第四晶体管的栅极接入所述第四驱动信号，所述第四晶体管的第一电极接入所述参考电压，所述第四晶体管的第二电极电连接所述第一电容的第一极板；
[0016]所述第五晶体管的栅极接入所述第五驱动信号，所述第五晶体管的第一电极接入所述数据电压，所述第五晶体管的第二电极电连接所述第一电容的第一极板。
[0017]可选的，所述数据电压大于所述参考电压，且所述参考电压不大于所述电源电压。
[0018]可选的，所述参考电压和电源电压相同，且所述参考电压和电源电压由同一电压端输出；
[0019]或者，所述参考电压小于所述电源电压，且所述参考电压和电源电压由不同电压端输出。
[0020]可选的，所述像素电路的驱动方法包括初始化阶段、阈值电压检测阶段和发光阶段三个阶段，其中，
[0021]在所述初始化阶段，所述第三驱动信号驱使所述第三晶体管导通，所述第四驱动信号驱使所述第四晶体管关断，且所述第五驱动信号驱使所述第五晶体管导通；
[0022]在所述阈值电压检测阶段，所述第一驱动信号驱使所述第一晶体管关断，所述第二驱动信号驱使所述第二晶体管导通，所述第三驱动信号驱使所述第三晶体管关断，所述第四驱动信号驱使所述第四晶体管关断，且所述第五驱动信号驱使所述第五晶体管导通；
[0023]在所述发光阶段，所述第一驱动信号驱使所述第一晶体管导通，所述第二驱动信号驱使所述第二晶体管关断，所述第三驱动信号驱使所述第三晶体管关断，所述第四驱动信号驱使所述第四晶体管导通，且所述第五驱动信号驱使所述第五晶体管关断。
[0024]可选的，所述第二驱动信号和第五驱动信号相同，且所述第二驱动信号和第五驱动信号由同一驱动信号端输出。
[0025]可选的，所述第一驱动信号和第四驱动信号相同，且所述第一驱动信号和第四驱动信号由同一驱动信号端输出。
[0026]可选的，在所述发光阶段的所述第一驱动信号驱使所述第一晶体管导通前，所述发光阶段还包括:
[0027]所述第一驱动信号驱使所述第一晶体管关断预设时间段后，所述第一驱动信号驱使所述第一晶体管导通；
[0028]其中，所述第二驱动信号驱使所述第二晶体管关断，所述第三驱动信号驱使所述第三晶体管关断，所述第四驱动信号驱使所述第四晶体管导通，且所述第五驱动信号驱使所述第五晶体管关断。
[0029]可选的，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和驱动晶体管均为P型晶体管。
[0030]相应的，本发明还提供了一种显示装置，所述显示装置包括上述的像素电路。
[0031]相较于现有技术，本发明提供的技术方案至少具有以下优点:
[0032]本发明提供了一种像素电路及显示装置，包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、驱动晶体管、第一电容和第二电容;通过各个晶体管和两个电容之间的配合驱动，最终使得驱动电流与驱动晶体管本身的阈值电压无关系，消除了不良因素的影响，进而有效的改善了显示装置发光不均匀的问题，提高了显示装置发光均匀性和显示效果。
【附图说明】
[0033]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0034]图1本申请实施例提供的一种像素电路的结构不意图；
[0035]图2为本申请实施例提供的另一种像素电路的结构不意图；
[0036]图3为本申请实施例提供的一种驱动信号时序图；
[0037]图4为本申请实施例提供的又一种像素电路的结构示意图；
[0038]图5为本申请实施例提供的另一种驱动信号时序图；
[0039]图6为本申请实施例提供的又一种像素电路的结构示意图；
[0040]图7为本申请实施例提供的又一种像素电路的结构示意图。
【具体实施方式】
[0041]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0042]正如【背景技术】所述，实际使用中，发现有机发光二极管显示装置存在发光不均匀的现象。其中，现有的有机发光二极管显示装置，其像素电路不能补偿驱动晶体管的阈值电压，使得驱动晶体管的阈值电压对驱动电流造成影响，而不同像素单元的驱动晶体管由于工艺原因造成其阈值电压不同，因而造成不同像素单元的发光亮度不同，使得显示装置的发光不均匀，降低显示装置的发光效果。
[0043]基于此，本申请实施例提供了一种像素电路及显示装置，通过补偿驱动发光元件的驱动晶体管的阈值电压，消除阈值电压的影响，进而消除显示装置发光不均匀的现象。为实现上述目的，本申请实施例提供的技术方案如下，具体结合图1至图7所示，对本申请实施例提供的具体技术方案进行详细的描述。
[0044]参考图1所示，为本申请实施例提供的一种像素电路的结构示意图，像素电路用于驱动发光元件D，其中，发光元件D可以为有机发光二极管。像素电路包括:第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、驱动晶体管M0、第一电容C1和第二电容C2;
[0045]所述第一晶体管Ml由第一驱动信号S1控制，用于将来自所述驱动晶体管M0的驱动电流传输至所述发光元件D ；
[0046]所述第二晶体管M2由第二驱动信号S2控制，用于控制所述驱动晶体管M0的栅极与所述驱动晶体管M0的漏极之间电连接或绝缘；
[0047]所述第三晶体管M3由第三驱动信号S3控制，用于将复位电压Vrefl传输至所述驱动晶体管M0的栅极，以驱使所述驱动晶体管M0导通；
[0048]所述第四晶体管M4由第四驱动信号S4控制，用于将参考电压Vref2传输至所述第一电容Cl 的第一极板，所述第一电容Cl的第二极板电连接所述驱动晶体管MO的栅极；
[0049]所述第五晶体管M5由第五驱动信号S5控制，用于将数据电压Data传输至所述第一电容C1的第一极板；
[0050]所述驱动晶体管M0用于确定所述驱动电流的大小，所述驱动晶体管M0的源极和所述第二电容C2的第一极板均接入电源电压Pvdd，所述第二电容C2的第二极板电连接所述驱动晶体管M0的栅极。
[0051]具体的，参考图1所示，在本申请实施例提供的像素电路中，所述第一晶体管Ml的栅极接入所述第一驱动信号S1，所述第一晶体管Ml的第一电极电连接所述驱动晶体管M0的漏极，所述第一晶体管Ml的第二电极电连接所述发光元件D;其中，发光元件D的阳极与第一晶体管Ml的第二电极电连接，且发光元件D的阴极接入阴极低电位Pvee;
[0052]所述第二晶体管M2的栅极接入所述第二驱动信号S2，所述第二晶体管M2的第一电极电连接所述驱动晶体管M0的漏极，所述第二晶体管M2的第二电极电连接所述驱动晶体管M0的栅极；
[0053]所述第三晶体管M3的栅极接入所述第三驱动信号S3，所述第三晶体管M3的第一电极接入所述复位电压Vrefl，所述第三晶体管M3的第二电极电连接所述驱动晶体管M0的栅极；
[0054]所述第四晶体管M4的栅极接入所述第四驱动信号S4，所述第四晶体管M4的第一电极接入所述参考电压Vref2，所述第四晶体管M4的第二电极电连接所述第一电容C1的第一极板；
[0055]所述第五晶体管M5的栅极接入所述第五驱动信号S5，所述第五晶体管M5的第一电极接入所述数据电压Data，所述第五晶体管M5的第二电极电连接所述第一电容C1的第一极板。
[0056]需要说明的是，本申请对提供的每个晶体管的导电类型不作具体限制，需要根据实际应用进行具体选取。可选的，为了保证像素电路的工艺制程简单，参考图1所示，本申请实施例提供的所述第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和驱动晶体管M0均为P型晶体管。
[0057]其中，在上述任意实施例中，本申请所提供的所述数据电压大于所述参考电压，且所述参考电压不大于所述电源电压;其中，在发光阶段时参考电压通过第四晶体管传输至第一电容的第一极板，而后与第二节点原有电压产生的电压差通过第一电容耦合至驱动晶体管的栅极，由于数据电压大于参考电压，且参考电压不大于电源电压，保证在发光阶段驱动晶体管的栅极电压小于其源极电压，保证驱动晶体管的正常导通，避免出现像素电路失效的情况。此外，参考图1所示，本申请实施例提供的所述参考电压Vref2可以小于所述电源电压Pvdd，且所述参考电压Vref2和电源电压Pvdd由不同电压端输出；即，通过将参考电压Vref2和电源电压Pvdd的不同电压端输出设置，避免使数据电压过大，进而适应显示装置的驱动1C的电压适用范围；
[0058]或者，
[0059]参考图2所示，为本申请实施例提供的另一种像素电路的结构示意图，其中，所述参考电压Vref2还可以和电源电压Pvdd相同，且所述参考电压Vref2和电源电压Pvdd由同一电压端输出，即，将第四晶体管M4的第一电极与驱动晶体管M0的源极电连接设置，保证了像素电路的电压端口少，降低了布线难度。
[0060]进一步的，结合附图2和图3所示，对本申请实施例提供的像素电路的驱动过程进行详细的描述，图3为本申请实施例提供的一种驱动信号时序图。其中，需要说明的是，下列描述均以晶体管为P型晶体管为例。其中，参考图3所示，所述像素电路的驱动方法包括初始化阶段T1、阈值电压检测阶段T2和发光阶段三个阶段T3，其中，定义驱动晶体管M0的栅极与第一电容C1的第二极板的连接端为第一节点N1，以及，定义第一电容C1的第一极板与第四晶体管M4的第二电极的连接端为第二节点N2;
[0061]在所述初始化阶段T1，所述第三驱动信号S3驱使所述第三晶体管M3导通，所述第四驱动信号S4驱使所述第四晶体管M4关断，且所述第五驱动信号S5驱使所述第五晶体管M5导通;其中，此阶段中的第一节点N1的电压为复位电压Vrefl，且第二节点N2的电压为数据电压Data，且第一节点N1和第二节点N2的电压由第一电容C1和第二电容C2配合保持；
[0062]在所述阈值电压检测阶段T2，所述第一驱动信号S1驱使所述第一晶体管Ml关断，所述第二驱动信号S2驱使所述第二晶体管M2导通，所述第三驱动信号S3驱使所述第三晶体管M3关断，所述第四驱动信号S4驱使所述第四晶体管M4关断，且所述第五驱动信号S5驱使所述第五晶体管M5导通;其中，此阶段中的第一节点N1的电压变为电源电压Pvdd减驱动晶体管M0的阈值电压Vth的差值PVdd-Vth，而第二节点N2的电压保持为数据电压Data ；
[0063]在所述发光阶段T3，所述第一驱动信号S1驱使所述第一晶体管Ml导通，所述第二驱动信号S2驱使所述第二晶体管M2关断，所述第三驱动信号S3驱使所述第三晶体管M3关断，所述第四驱动信号S4驱使所述第四晶体管M4导通，且所述第五驱动信号S5驱使所述第五晶体管M5关断。其中，此阶段中参考电压Vref2(PVdd)通过第四晶体管M4传输至第二节点N2，产生一压差V’=Vref2-Data，这一压差V’经过第一电容C1和第二电容C2的共同作用耦合到第一节点N1，使得第一节点N1的电压(即驱动晶体管M0的栅极电压)为Pvdd-Vth+(Pvdd-Data)*[Cl/(Cl+C2)]，进而推出此阶段的驱动电流 Iclied = K*(Vsg-Vth)2 = K*{Pvdd-Pvdd+Vth-(Pvdd-Data)*[Cl/(Cl+C2)]-Vth}2 = K*(Data-Pvdd)*[Cl/(Cl+C2)]2，其中，k为常数，Vsg为驱动晶体管M0的源极电压(Pvdd)和其栅极电压{Pvdd-Vth+(Pvdd-Data)*[Cl/(C1+C2) ]}之差。
[0064]由上述内容可知，驱动晶体管M0产生的驱动电流Icaed，即驱动发光元件D的驱动电流，其值与驱动晶体管M0的阈值电压无关，通过该驱动电流1。1(3(1驱动发光元件D，使得显示装置的发光均匀，且提高了显示装置的显示效果。
[0065]需要说明的是，在初始化阶段T1，第二晶体管M2的状态可以为导通状态，还可以为关断状态。即，结合图2和图3所示，本申请实施例提供的像素电路中，第二晶体管M2在初始化阶段T1由第二驱动信号S2驱使其关断，第二驱动信号S2和第五驱动信号S5可以不相同，即由不同电压端口输出；此外，参考图4所示，为本申请实施例提供的又一种像素电路的结构示意图，其中，第二晶体管M2在初始化阶段T1由第二驱动信号S2驱使其导通，第二驱动信号S2和第五驱动信号S5相同，且所述第二驱动信号S2和第五驱动信号S5由同一驱动信号端输出，即，第二晶体管M2的栅极和第五晶体管M5的栅极电连接，且接入一驱动信号端，此技术方案减少驱动信号端数量，降低了像素电路的布线难度。
[0066]进一步的，结合图2和图5所示，图5为本申请实施例提供的另一种驱动信号时序图，需要说明的是，下列描述均以晶体管为P型晶体管为例。
[0067]其中，所述像素电路的驱动方法包括初始化阶段T1、阈值电压检测阶段T2和发光阶段三个阶段Τ3，其中，定义驱动晶体管Μ0的栅极与第一电容C1的第二极板的连接端为第一节点Ν1，以及，定义第一电容C1的第一极板与第四晶体管Μ4的第二电极的连接端为第二节点Ν2;
[0068]在所述初始化阶段Τ1，所述第三驱动信号S3驱使所述第三晶体管M3导通，所述第四驱动信号S4驱使所述第四晶体管Μ4关断，且所述第五驱动信号S5驱使所述第五晶体管Μ5导通;其中，此阶段中的第一节点Ν1的电压为复位电压Vrefl，且第二节点Ν2的电压为数据电压Data，且第一节点N1和第二节点N2的电压由第一电容C1和第二电容C2配合保持；
[0069]在所述阈值电压检测阶段T2，所述第一驱动信号S1驱使所述第一晶体管Ml关断，所述第二驱动信号S2驱使所述第二晶体管M2导通，所述第三驱动信号S3驱使所述第三晶体管M3关断，所述第四驱动信号S4驱使所述第四晶体管M4关断，且所述第五驱动信号S5驱使所述第五晶体管M5导通;其中，此阶段中的第一节点N1的电压变为电源电压Pvdd减驱动晶体管M0的阈值电压Vth的差值PVdd-Vth，而第二节点N2的电压保持为数据电压Data ；
[0070]在所述发光阶段T3，所述第一驱动信号S1驱使所述第一晶体管Ml导通，所述第二驱动信号S2驱使所述第二晶体管M2关断，所述第三驱动信号S3驱使所述第三晶体管M3关断，所述第四驱动信号S4驱使所述第四晶体管M4导通，且所述第五驱动信号S5驱使所述第五晶体管M5关断。其中，此阶段中参考电压Vref2(PVdd)通过第四晶体管M4传输至第二节点N2 ，产生一压差V’=Vref2-Data，这一压差V’经过第一电容C1和第二电容C2的共同作用耦合到第一节点N1，使得第一节点N1的电压(即驱动晶体管M0的栅极电压)为Pvdd-Vth+(Pvdd-Data)*[Cl/(Cl+C2)]，进而推出此阶段的驱动电流1led = K*(Vsg-Vth)2 = K*{Pvdd-Pvdd+Vth-(Pvdd-Data)*[Cl/(Cl+C2)]-Vth}2 = K*(Data-Pvdd)*[Cl/(Cl+C2)]2，其中，K为常数，Vsg为驱动晶体管M0的源极电压(Pvdd)和其栅极电压{Pvdd-Vth+(Pvdd-Data)*[Cl/(Cl+C2)]}之差。
[0071]由上述内容可知，驱动晶体管M0产生的驱动电流1。1(3(1，即驱动发光元件D的驱动电流，其值与驱动晶体管M0的阈值电压无关，通过该驱动电流1。1(3(1驱动发光元件D，使得显示装置的发光均匀，且提高了显示装置的显示效果。
[0072]进一步的，在初始化阶段T1，第一晶体管Ml可以由第一驱动信号S1驱使导通(或者由第一驱动信号驱使关断)；另外，参考图5所示，在所述发光阶段T3的所述第一驱动信号S1驱使所述第一晶体管Ml导通前，所述发光阶段T3还包括:
[0073]所述第一驱动信号S1驱使所述第一晶体管Ml关断预设时间段后，所述第一驱动信号S1驱使所述第一晶体管Ml导通；
[0074]其中，其余晶体管在发光阶段T3的状态与上述实施例相同，即，所述第二驱动信号S2驱使所述第二晶体管M2关断，所述第三驱动信号S3驱使所述第三晶体管M3关断，所述第四驱动信号S4驱使所述第四晶体管M4导通，且所述第五驱动信号S5驱使所述第五晶体管M5关断。
[0075]结合图5所示驱动时序图，在发光阶段T3中，第一晶体管Ml先保持关断后导通的方案，能够使得第一节点N1在第一晶体管Ml保持关断的状态下稳定的写入数据电压Data，保证数据电压Data写入准确，而后第一晶体管Ml导通后实现发光元件D的发光。
[0076]在初始化阶段T1，第一晶体管Ml的状态可以为导通状态，还可以为关断状态。结合图6所示，为本申请实施例提供的又一种像素电路的结构示意图，本申请实施例提供的像素电路中，第一晶体管Ml在初始化阶段T1由第一驱动信号S1驱使其关断，所述第一驱动信号S1和第四驱动信号S4相同，且所述第一驱动信号S1和第四驱动信号S4由同一驱动信号端输出，即，第一晶体管Ml的栅极和第四晶体管M4的栅极可以电连接，而后接入一驱动信号端，此技术方案减少驱动信号端数量，降低了像素电路的布线难度。其中，在初始化阶段T1驱使第一晶体管Ml关断，避免在初始化阶段T1中发光元件D出现短暂点亮的情况。此外，在图6所示像素电路基础上，将第二晶体管M2的栅极和第五晶体管M5的栅极相连接，参考图7所示，为本申请实施例提供的又一种像素电路的结构示意图，其中，第二晶体管M2的栅极和第五晶体管M5的栅极相连接，进一步减少端口数量，降低像素电路布线难度。
[0077]相应的，本申请实施例还提供了一种显示装置，所述显示装置包括上述任意一实施例提供的的像素电路。
[0078]本申请实施例提供了一种像素电路及显示装置，包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、驱动晶体管、第一电容和第二电容;通过各个晶体管和两个电容之间的配合驱动，最终使得驱动电流与驱动晶体管本身的阈值电压无关系，消除了不良因素的影响，进而有效的改善了显示装置发光不均匀的问题，提高了显示装置发光均匀性和显示效果。
[0079]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【主权项】
1.一种像素电路，用于驱动发光元件，其特征在于，包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、驱动晶体管、第一电容和第二电容； 所述第一晶体管由第一驱动信号控制，用于将来自所述驱动晶体管的驱动电流传输至所述发光元件； 所述第二晶体管由第二驱动信号控制，用于控制所述驱动晶体管的栅极与所述驱动晶体管的漏极之间电连接或绝缘； 所述第三晶体管由第三驱动信号控制，用于将复位电压传输至所述驱动晶体管的栅极，以驱使所述驱动晶体管导通； 所述第四晶体管由第四驱动信号控制，用于将参考电压传输至所述第一电容的第一极板，所述第一电容的第二极板电连接所述驱动晶体管的栅极； 所述第五晶体管由第五驱动信号控制，用于将数据电压传输至所述第一电容的第一极板； 所述驱动晶体管用于确定所述驱动电流的大小，所述驱动晶体管的源极和所述第二电容的第一极板均接入电源电压，所述第二电容的第二极板电连接所述驱动晶体管的栅极。2.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管的栅极接入所述第一驱动信号，所述第一晶体管的第一电极电连接所述驱动晶体管的漏极，所述第一晶体管的第二电极电连接所述发光元件； 所述第二晶体管的栅极接入所述第二驱动信号，所述第二晶体管的第一电极电连接所述驱动晶体管的漏极，所述第二晶体管的第二电极电连接所述驱动晶体管的栅极； 所述第三晶体管的栅极接入所述第三驱动信号，所述第三晶体管的第一电极接入所述复位电压，所述第三晶体管的第二电极电连接所述驱动晶体管的栅极； 所述第四晶体管的栅极接入所述第四驱动信号，所述第四晶体管的第一电极接入所述参考电压，所述第四晶体管的第二电极电连接所述第一电容的第一极板； 所述第五晶体管的栅极接入所述第五驱动信号，所述第五晶体管的第一电极接入所述数据电压，所述第五晶体管的第二电极电连接所述第一电容的第一极板。3.根据权利要求1所述的像素电路，其特征在于，所述数据电压大于所述参考电压，且所述参考电压不大于所述电源电压。4.根据权利要求3所述的像素电路，其特征在于，所述参考电压和电源电压相同，且所述参考电压和电源电压由同一电压端输出； 或者，所述参考电压小于所述电源电压，且所述参考电压和电源电压由不同电压端输出。5.根据权利要求1所述的像素电路，其特征在于，所述像素电路的驱动方法包括初始化阶段、阈值电压检测阶段和发光阶段三个阶段，其中， 在所述初始化阶段，所述第三驱动信号驱使所述第三晶体管导通，所述第四驱动信号驱使所述第四晶体管关断，且所述第五驱动信号驱使所述第五晶体管导通； 在所述阈值电压检测阶段，所述第一驱动信号驱使所述第一晶体管关断，所述第二驱动信号驱使所述第二晶体管导通，所述第三驱动信号驱使所述第三晶体管关断，所述第四驱动信号驱使所述第四晶体管关断，且所述第五驱动信号驱使所述第五晶体管导通； 在所述发光阶段，所述第一驱动信号驱使所述第一晶体管导通，所述第二驱动信号驱使所述第二晶体管关断，所述第三驱动信号驱使所述第三晶体管关断，所述第四驱动信号驱使所述第四晶体管导通，且所述第五驱动信号驱使所述第五晶体管关断。6.根据权利要求5所述的像素电路，其特征在于，所述第二驱动信号和第五驱动信号相同，且所述第二驱动信号和第五驱动信号由同一驱动信号端输出。7.根据权利要求5所述的像素电路，其特征在于，所述第一驱动信号和第四驱动信号相同，且所述第一驱动信号和第四驱动信号由同一驱动信号端输出。8.根据权利要求5所述的像素电路，其特征在于，在所述发光阶段的所述第一驱动信号驱使所述第一晶体管导通前，所述发光阶段还包括: 所述第一驱动信号驱使所述第一晶体管关断预设时间段后，所述第一驱动信号驱使所述第一晶体管导通； 其中，所述第二驱动信号驱使所述第二晶体管关断，所述第三驱动信号驱使所述第三晶体管关断，所述第四驱动信号驱使所述第四晶体管导通，且所述第五驱动信号驱使所述第五晶体管关断。9.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和驱动晶体管均为P型晶体管。10.—种显示装置，其特征在于，所述显示装置包括权利要求1?9任意一项所述的像素电路。
【专利摘要】本发明公开了一种像素电路及显示装置，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、驱动晶体管、第一电容和第二电容；通过各个晶体管和两个电容之间的配合驱动，最终使得驱动电流与驱动晶体管不受本身的阈值电压的影响，消除了不良因素的影响，进而有效的改善了显示装置发光不均匀的问题，提高了显示装置发光均匀性和显示效果。
【IPC分类】G09G3/3233
【公开号】CN105489166
【申请号】CN201610077714
【发明人】吴桐, 钱栋
【申请人】上海天马有机发光显示技术有限公司, 天马微电子股份有限公司
【公开日】2016年4月13日
【申请日】2016年2月3日
最新回复(0)