显示装置及其像素电路和驱动方法
显示装置及其像素电路和驱动方法
【技术领域】
[0001] 本申请涉及显示器件技术领域，具体涉及一种显示装置及其像素电路和驱动方 法。
【背景技术】
[0002] 有机发光二极管（Organic Light-Emitting Diode，0LED)显示因具有高亮度、高 发光效率、宽视角和低功耗等优点，近年来被人们广泛研究，并被迅速应用到新一代的显示 当中。OLED显示的驱动方式可以分为无源矩阵驱动(Passive Matrix 0LED，PM0LED)和有源 矩阵驱动(Active Matrix 0LED，AM0LED)两种。研究表明，无源矩阵驱动虽然成本低廉，但 是存在交叉串扰现象，不能实现高分辨率的显示，且无源矩阵驱动电流大，降低了 OLED的使 用寿命。相比之下，有源矩阵驱动方式在每个像素上设置数目不同的晶体管作为电流源，避 免了交叉串扰，所需的驱动电流较小，功耗较低，使OLED的寿命增加，可以实现高分辨的显 示，同时，有源矩阵驱动更容易满足大面积和高灰度级显示的需要。
[0003] 传统AMOLED的像素电路是简单的两薄膜场效应晶体管(Thin Film Transistor， TFT)结构，这种电路虽然结构简单，但是不能补偿驱动晶体管Tl和OLED阈值电压漂移，或因 TFT器件采用多晶材料制成而导致面板各处TFT器件的阈值电压不均匀性，也不能补偿驱动 管Tl的迀移率变化。当驱动晶体管Tl阈值电压和迀移率发生漂移或在面板上各处的值不一 致时，驱动电流IDS(T1的漏极-源极间电流）出现改变，并且面板上不同的像素因偏置电压 的不同而使OLED阈值电压发生不同程度的漂移，从而造成面板显示的不均匀性。
【发明内容】
[0004] 本申请提供一种像素电路和驱动方法及其显示装置，以补偿驱动晶体管和发光器 件的阈值电压的不均匀或者阈值电压漂移，并且改善驱动晶体管的阈值电压不均匀。
[0005] 根据第一方面，本申请一种实施例中提供一种像素电路，包括:驱动晶体管、发光 元件、驱动控制晶体管、数据写入晶体管和存储电容，其中，所述驱动晶体管连接所述发光 元件，用于驱动所述发光元件发光;所述数据写入晶体管分别连接数据信号线、信号扫描 线、所述驱动控制晶体管和所述存储电容，用于在所述扫描信号线的扫描信号为有效时，响 应所述数据信号线的数据信号以提供所述数据信号的电压;所述驱动控制晶体管分别连接 发光控制信号线、所述驱动晶体管和所述数据写入晶体管，用于在响应所述发光控制信号， 完成阈值和迀移率的补偿，以及将所述数据写入晶体管提供的所述数据信号的电压写入所 述驱动晶体管;所述存储电容还连接所述发光元件，用于为所述驱动控制晶体管进行阈值 补偿时提供所述驱动晶体管的阈值电压。
[0006] 根据第二方面，本申请一种实施例中提供一种像素电路驱动方法，应用于如上所 述的像素电路，像素电路的每一驱动周期包括初始化阶段、阈值补偿阶段、数据写入阶段、 迀移率补偿阶段和发光阶段，驱动方法包括:在所述初始化阶段，使所述驱动控制晶体管导 通，初始化所述存储电容和所述发光元件的连接所述驱动晶体管的一端的电压;在所述阈 值补偿阶段，所述驱动控制晶体管保持导通，以便为所述驱动晶体管提供参考电压，对所述 驱动晶体管充电直至所述驱动晶体管关断，提取所述驱动晶体管的阈值电压并存储于所述 存储电容;在所述数据写入阶段，使所述驱动控制晶体管关断，使所述数据写入晶体管导 通，使得所述发光元件的连接所述驱动晶体管的一端的电压被刷新，所述存储电容存储所 述数据写入晶体管输出的电压和所述发光元件的连接所述驱动晶体管的一端的电压之间 的电压差;在所述迀移率补偿阶段，所述数据写入晶体管保持导通，使所述驱动控制晶体管 导通，所述驱动晶体管导通，所述发光元件的连接所述驱动晶体管的一端的电压经所述驱 动晶体管抬升，使得所述存储电容的两端形成发光过程的基准电压;在所述发光阶段，使所 述数据写入晶体管关断，所述驱动控制晶体管保持导通，所述驱动晶体管根据所述存储电 容两端的电压差产生所需要的发光电流，并驱动所述发光元件发光
[0007] 根据第三方面，本申请一种实施例中提供一种显示装置，包括:像素电路矩阵，所 述像素电路矩阵包括排列成N行M列矩阵的如上所述的像素电路，N和M为正整数;栅极驱动 电路，用于产生扫描信号，并通过沿第一方向形成的各行扫描信号线向所述像素电路提供 所需的控制信号;数据驱动电路，用于产生代表灰度信息的数据信号，并通过沿第二方向形 成的各数据信号线向所述像素电路提供数据信号;控制器，用于分别向所述栅极驱动电路 和所述数据驱动电路提供控制时序。
[0008] 本申请实施例通过驱动晶体管、驱动控制晶体管、数据写入晶体管和存储电容的 相互配合，完成阈值和迀移率的补偿，然后将数据信号写入驱动晶体管，通过驱动晶体管驱 动发光元件发光，从而解决显示面板各处驱动晶体管阈值电压不同而导致的显示不均匀问 题，可以补偿驱动管迀移率变化造成的显示均匀度降低问题，进一步提高了显示的均匀度。
【附图说明】
[0009] 图1为本申请实施例一公开的一种像素电路结构图；
[00?0]图2为图1所不像素电路的驱动时序图；
[0011]图3为本申请实施例二公开的一种像素电路结构图；
[0012]图4a为图3所示像素电路的一种驱动时序图；
[0013]图4b为图3所不像素电路的另一种驱动时序图；
[0014] 图5为本申请实施例三公开的一种像素电路结构图；
[0015] 图6为图5所示像素电路的驱动时序图；
[0016] 图7a为本申请实施例四公开的一种像素电路结构图；
[0017] 图7b为本申请实施例四公开的另一种像素电路结构图；
[0018] 图7c为本申请实施例四公开的又一种像素电路结构图；
[0019]图8为图7a所不像素电路的驱动时序图；
[0020]图9为本申请实施例五公开的一种像素电路结构图；
[0021 ]图IOa为图9所不像素电路的一种驱动时序图；
[0022]图IOb为图9所不像素电路的另一种驱动时序图；
[0023]图11为本申请实施例六公开的一种像素电路结构图；
[0024]图12为图11所示像素电路的驱动时序图；
[0025]图13为本申请实施例七公开的一种像素电路结构图；
[0026]图14为图12所示像素电路的驱动时序图；
[0027]图15为本申请一实施例公开的一种显示装置结构原理示意图。
【具体实施方式】
[0028] 下面通过【具体实施方式】结合附图对本申请作进一步详细说明。其中相同的标号表 示相同的元件。
[0029] 首先对一些术语进行说明。本申请各实施例中的晶体管可以是任何结构的晶体 管，比如双极型晶体管(BJT)或者场效应晶体管(FET)。当晶体管为双极型晶体管时，其控制 极是指双极型晶体管的基极，第一极可以为双极型晶体管的集电极或发射极，对应的第二 极可以为双极型晶体管的发射极或集电极，在实际应用过程中，"发射极"和"集电极"可以 依据信号流向而互换。当晶体管为场效应晶体管时，其控制极是指场效应晶体管的栅极，第 一极可以为场效应晶体管的漏极或源极，对应的第二极可以为场效应晶体管的源极或漏 极，在实际应用过程中，"源极"和"漏极"可以依据信号流向而互换。显示装置中的晶体管通 常为薄膜晶体管(TFT)，是一种场效应晶体管。下面以TFT为例对本申请做详细的说明。 [00 30] 本申请一实施例中的发光元件为有机发光二极管（Organic Light-Emitting Diode，0LED)，但并不限于此，在其它实施例中，也可以是其它类型的发光元件。发光元件的 一端(称为第一端)为阳极，相应地，另一端(称为第二端)为阴极。
[0031] 第一电平端和第二电平端是为像素电路工作所提供的电源的两端。在一种实施例 中，第一电平端可以为高电平端VDD，第二电平端为低电平端Vss或地线，在其它实施例中，也 可以作适应性地置换。需要说明的是:对于像素电路而言，第一电平端(例如高电平端Vdd)和 第二电平端(例如低电平端Vss)并非本申请像素电路的一部分，为了使本领域技术人员更好 地理解本申请的技术方案，而特别引入第一电平端和第二电平端予以描述。
[0032] 需要说明的是，为了描述方便，也为了使本领域技术人员更清楚地理解本申请的 技术方案，本申请文件中引入第一节点A和第二节点B对电路结构相关部分进行标识，不能 认定为电路中额外引入的端子。此外，为描述方便，高电平采用Vh表征，低电平采用W表征。 [0033]本申请实施例中的晶体管是以N型TFT为例进行描述，应理解，根据本申请提供的 思想也可以采用相应的基于P型或者N型和P型的像素电路。
[0034]如图15所示，本申请一实施例提供了一种显示装置，其包括:显示面板100、栅极驱 动电路200、数据驱动电路300和控制器400。
[0035] 显示面板100包括排列成η行m列矩阵的多个像素电路Pixel [1][1]、……、Pixel [n] [m]，与每个像素电路相连的第一方向（例如横向）的多条扫描线Gate[l]、……、Gate [η]，以及与每个像素相连的第二方向（例如纵向）的多条数据线Data[ 1 ]、……、Data[m]。其 中，η和m为大于0的整数;？&61[11][111]表征第11行 111列的像素电路，在该实施例中，像素电路 采用本申请另一实施例提供的像素电路;Gate[n]表示第η行像素电路对应的扫描线，用于 向相应行的像素电路提供扫描信号;Data[m]表示第m列像素电路对应的数据线，用于向相 应列的像素电路提供数据电压。显示面板100可以是液晶显示面板、有机发光显示面板、电 子纸显示面板等，而对应的显示装置可以是液晶显示器、有机发光显示器、电子纸显示器 等。
[0036]栅极驱动电路200用于产生扫描脉冲信号，并通过沿第一方向形成的各行扫描线 Gate[l]、……、Gate[n]，向相应的像素电路提供所需的控制信号，以完成对像素矩阵的逐 行扫描。
[0037]数据驱动电路300的信号输出端耦合到显示面板100中与其对应的数据线Data
[1 ]、......、Data[m]上，数据驱动电路300产生的数据电压信号Vdata通过数据线Data[ 1 ]...... Data [m ]传输到对应的像素单元内以实现图像灰度。
[0038]控制器400用于分别向栅极驱动电路200和数据驱动电路300提供控制时序，以控 制整个显示装置动作的时序。图示中控制器400与栅极驱动电路200及数据驱动电路300分 离，然而在其它实施例中，控制器400也可以分别集成到栅极驱动电路200和数据驱动电路 300 中。
[0039] 以下通过多个实施例详细描述本申请所涉及的像素电路。
[0040] 实施例一：
[0041 ]请参考图1，为本实施例公开的一种像素电路结构图，包括：串联在第一电平端Vdd 和第二电平端GND之间的驱动晶体管Tl和发光元件0LED，以及驱动控制晶体管(为便于结合 图示描述，也称其为第二晶体管)T2、数据写入晶体管(为便于结合图示描述，也称其为第三 晶体管)T3和存储电容C1。
[0042] 驱动晶体管Tl的第一极耦合至第一电平端VDD，驱动晶体管Tl的第二极耦合至发光 元件OLED的第一端(本文将二者连接之处称为第二节点B)，发光元件OLED的第二端耦合至 第二电平端GND。在一种实施例中，请参考图1，发光元件OLED的第一端为阳极，发光元件 OLED的第二端为阴极。
[0043] 驱动晶体管Tl的控制极耦合至第二晶体管T2的第二电极，第二晶体管T2的第一电 极耦合至第三晶体管T3的第二电极(本文将二者连接之处称为第一节点A)，第二晶体管T2 的控制极耦合至发光控制信号线，用于响应发光控制信号Vem。
[0044] 第三晶体管T3的第一电极耦合至数据信号线，第三晶体管T3的第二电极耦合至第 二晶体管T2的第一电极，第三晶体管T3的控制极耦合至扫描信号线，用于响应扫描信号 Vscan。在具体实施例中，数据信号线用于提供数据信号Vdata和参考电压Vref，在其它实施例 中，数据信号线还可以用于提供初始化电压。
[0045] 存储电容Cl耦合于第一节点A和第二节点B之间。
[0046] 本实施例中像素电路的驱动信号波形图如图2所示，该像素电路工作过程中一帧 时间T(一帧周期)可分为五个阶段:初始化阶段、阈值补偿阶段、数据写入阶段、迀移率补偿 阶段和发光阶段。
[0047] (1)初始化阶段
[0048] 在初始化阶段，发光控制信号Vem和扫描信号Vscan为高电平VH，第二晶体管T2和第 三晶体管T3分别响应发光控制信号Vem和扫描信号Vscan而导通，数据信号线提供的电压为参 考电压V REF，第一节点A和驱动晶体管Tl的控制极通过导通的晶体管T3和T2初始化到参考电 压VREF，与此同时，驱动晶体管Tl处于导通状态，第一电平端Vdd提供的电压为一初始化低电 平信号V DDL，第二节点B的电压通过驱动晶体管Tl放电至VDDL。从而，完成了对第一节点A和第 二节点B的电压初始化操作。
[0049] (2)在阈值补偿阶段
[0050]发光控制信号Vem和扫描信号Vscan保持为高电平Vh，数据信号线上的电压保持为参 考电压VREF，因此，第一节点A和驱动晶体管Tl的控制极的电压保持为VREF;第一电平端Vdd提 供的信号由低电平Vddl转变为高电平Vddh，因此，Vddh通过导通的驱动晶体管T1给第二节点B 充电直至驱动晶体管Tl截止，此时，第二节点B的电压升高到Vref-Vth，其中Vth为驱动晶体管 Tl的阈值电压，从而可以提取到驱动晶体管Tl的阈值电压Vth信息。也即是说，阈值补偿阶段 结束后，驱动晶体管Tl的阈值电压信息被存储在存储电容Cl两端。为了获得高对比度，此时 Vref-Vth可以小于发光兀件OLED的阈值电压。
[0051] (3)数据写入阶段
[0052]发光控制信号Vem为低电平Vl，第二晶体管T2在发光控制信号Vem控制下处于截止状 态，扫描信号Vscm为高电平VH，第三晶体管T3响应扫描信号Vscan的高电平而导通，并向节点A 传输数据信号线上提供的数据信号，此时数据信号线上提供的数据信号电压为数据电压 VDATA，该数据电压通过导通的第三晶体管T3刷新第一节点A的电压至VDATA，第二节点B的电压 在第一节点A的电压从V ref充电到Vdata的过程中，通过存储电容Cl和发光元件OLED的本征电 容Qmd的耦合作用被耦合到Vb 1 :
[0054]其中，Vb1为第二节点B的电压，Cl和Ccod分别是存储电容Cl和发光元件OLED的本征 电容的电容值。因此，此时第一节点A和第二节点B之间的电压差为
[0056] (4)迀移率补偿阶段
[0057]发光控制信号Vem为从低电平Vl转换为高电平VH，第二晶体管T2从截止状态转换为 导通状态，扫描信号VS?保持为高电平VH，第三晶体管T3处于导通状态，数据信号线上提供 的信号电压保持为数据电压Vdata，因此第一节点A的电压保持为V DATA，驱动晶体管Tl的控制 极的电压为Vdata，从而驱动晶体管T1导通，并开始对第二节点B充电，使B点的电压抬升△ Vb， A Vb可以表不为：
[0059]其中i(t)为驱动晶体管Tl导通过程中的电流。由于迀移率补偿的时间At比较短， 流过驱动晶体管Tl的电流可以看成为恒定的电流ΙμΛ该电流由数据写入阶段存储电容两 端的电压差决定，IcoDt3可以表示为：
[0061]其中，μΧοχ和W/L分别为驱动晶体管Tl的迀移率、单位面积栅氧化层电容和宽长 比。因此，AVb可以进一步表亦为：
[0063]其中Ioled*3为如公式(4)中所示，可以看出Ioled*3与驱动晶体管Tl的阈值电压无关， 与驱动晶体管Tl的迀移率有关，如果驱动晶体管Tl的迀移率大，则△ Vb增大，否则，△ Vb减 小。Cl两端(即第一节点A和第二节点B之间）形成了发光过程中的基准电压，该基准电压为
[0065]其中，AVb如公式(5)中所示，该基准电压会维持整个发光周期。
[0066] (5)发光阶段
[0067]发光控制信号Vem保持为高电平Vh，第二晶体管T2处于导通状态，扫描信号Vscan为 低电平VL，第三晶体管T3关断（即处于截止状态），使得第一节点A悬，迀移率补偿阶段形成 的基准电压驱动发光元件OLED开始发光，第二节点B的电压抬升至OLED发光时的电压Vcod。 此时，由于第二晶体管T2导通，驱动晶体管Tl的控制极的电压等于第一节点A的电压，由于 第一节点A是悬空的，因此，当B点的电压抬升时，A点的电压也有相应的抬升，从而使第一节 点A和第二节点B之间的电压差保持公式(6)中的基准电压不变，由于此时驱动晶体管Tl工 作在饱和区，因此流过OLED的电流可以表示为：
[0069] 由于AVb与驱动晶体管Tl的阈值电压无关，因此，从(7)中可以看出，最终流过发 光元件OLED的电流与驱动晶体管Tl的阈值电压以及OLED本身的阈值电压都无关，从而，本 实施例的像素电路可以很好地补偿驱动晶体管Tl和OLED的阈值电压的变化造成的不均匀 性。
[0070] 关于对迀移率的补偿，从公式(4)和(5)可以知道，当迀移率μ增大时，AVb增大，公 式(7)中的平方项减小，补偿了因迀移率增大造成的OLED电流变大;为了得到合理的迀移率 补偿时间，利用|(11_/(^| 2〈￡，￡为某一很小的量(如，0〈￡〈0.1)，通过解方程可以得到合适 的迀移率补偿时间，该迀移率补偿时间是利用发光控制信号线和扫描信号线来实现的，并 没有引入多余的控制信号线。
[0071] 通过以上分析可知，本实施例的优点是，电路结构相对简单，只采用三个晶体管和 一个存储电容，即可增加像素开口率，能够减小发光元件OLED的电流密度，以此为提高发光 元件OLED使用寿命提供可能;像素电路采用充电式的阈值提取方式，即源跟随器结构，对于 正负阈值都有补偿作用，所以这种方法对于采用耗尽型的晶体管也同样有效;此外该像素 电路还可以补偿驱动管的迀移率变化造成的不均匀。
[0072] 实施例二：
[0073]本实施例与上述实施例一不同之处在于，本实施例公开的像素电路中还包括第一 初始化晶体管(为便于结合图示描述，也称其为第四晶体管)Τ4,用以向第二节点B提供相应 的初始化电压，而实施例一中，第二节点B的初始化电压是通过第一电平端Vdd提供。请参考 图3,为本实施例公开的一种像素电路结构图。
[0074]第四晶体管Τ4的第二电极耦合至第二节点Β，第四晶体管Τ4的第一电极用于输入 初始化电压Vr，第四晶体管Τ4的控制极耦合至初始化扫描信号线，用于响应初始化扫描信 号Vint。在初始化阶段，第四晶体管T4响应初始化扫描信号Vint而导通，从而在初始化阶段， 第四晶体管T4的第一电极输入的初始化电位由Vr提供，第二节点B的电压通过第四晶体管 Τ4初始化到初始化低电压Vr。
[0075]本实施例中像素电路的驱动信号波形图如图4a和图4b所示，该像素电路工作过程 中一帧时间T(一帧周期)可分为五个阶段:初始化阶段、阈值补偿阶段、 数据写入阶段、迀移 率补偿阶段和发光阶段。以本实施例结合驱动波形图4a为例进行说明。
[0076] (1)初始化阶段
[0077]在初始化阶段，发光控制信号Vem和扫描信号Vscan为高电平VH，第二晶体管T2和第 三晶体管T3分别响应发光控制信号Vem和扫描信号Vscan而导通，数据信号线提供的电压为参 考电压VREF，第一节点A和驱动晶体管Tl的控制极通过导通的晶体管T3和T2初始化到参考电 压V REF，与此同时，初始化扫描信号Vint为高电平VH，第四晶体管T4处于导通状态，第二节点B 的电压通过第四晶体管T4放电至低电压VR。从而，完成了对第一节点A和第二节点B的电压 初始化。
[0078] (2)在阈值补偿阶段
[0079] 发光控制信号Vem和扫描信号Vscan保持为高电平Vh，数据信号线Data Line上的电 压保持为参考电压Vref，因此，第一节点A和驱动晶体管Tl的控制极的电压保持为VREF;初始 化扫描信号V INT从高电平Vh转换为低电平I，第四晶体管T4关断，第一电平端Vdd通过导通的 驱动晶体管Tl对第二节点B充电直至驱动晶体管截止，此时，第二节点B的电压升高到V ref-V TH，其中V T H为驱动晶体管T1的阈值电压。阈值补偿阶段结束后，驱动晶体管T1的阈值电压 信息被存储在存储电容Cl两端。为了获得高对比度，此时V ref-Vth可以小于发光元件OLED的 阈值电压。
[0080] 其他阶段与实施例一的相应阶段相似，不再赘述。
[0081] 采用本实施例的像素点路结合驱动波形图4b的分析与上述过程类似，不同在于， 初始化阶段第一节点A是悬空的，其电压会被初始化的B点电压拉低。
[0082] 通过以上分析可知，除了可以补偿阈值电压变化和迀移率变化之外，本实施例的 优点还在于，第一电平端Vdd为恒定的高电平电源信号，不再为脉冲信号。当第一电平端Vdd 为恒定电压时，时序控制更易实现。
[0083] 实施例三：
[0084] 请参考图5,为本实施例公开的像素电路结构图，与上述实施例二不同之处在于， 第四晶体管T4的控制极耦合至同一扫描帧内前一级扫描信号线（即上一行像素电路的扫描 信号线），第四晶体管T4响应上一行的扫描信号完成对第二节点B的初始化。
[0085] 请参考图6,为图5所示像素电路的驱动时序图，本实施例像素电路的驱动过程与 上述实施例一、实施例二大体相同，不同之处在于，初始化阶段发生在当前行(第η行）扫描 信号VsCAN[n]到来之前，且第二节点B的初始化在上一行的扫描信号Vs(；AN[ n-l]有效时进行，此 时没有对A点初始化，A点的电压会被初始化的B点电压拉低。
[0086] 图5所示像素电路工作过程中一帧时间T(一帧周期）可分为五个阶段：初始化阶 段、阈值补偿阶段、数据写入阶段、迀移率补偿阶段和发光阶段。下面将图5所示像素电路结 合驱动波形图6进行说明，实际上，实施例二结合时序图4b的驱动过程与本实施例的大致相 同。
[0087] (1)初始化阶段
[0088]在初始化阶段，发光控制信号Vem为高电平VH，第二晶体管T2导通，当前行的扫描信 号VsCAN[n]为低电平VL，第三晶体管Τ3关断，上一行的第一扫描信号VsCAN[n-1]为高电平VH，第四 晶体管T4打开，第二节点B的电压通过第四晶体管T4放电至低电压V R，由于第一节点A是悬 空的，因此，第一节点A的电压也被初始化电压拉低到某一低电平，从而完成了对第一节点A 和第二节点B的初始化。
[0089] (2)阈值补偿阶段
[0090]上一行的扫描信号为从高电平Vh转换为低电平VL，第四晶体管T4关断，第 三晶体管T3响应当前行的扫描信号VSCAN[n]打开，发光控制信号Vem保持为高电平VH，因此第 二晶体管T2打开，驱动晶体管Tl的控制极与第一节点A耦合在一起，由于此时数据信号线 Data Line上的电压为参考电压Vref，因此，第一节点A和驱动管的控制极的电压为Vref;第一 电平端Vdd通过导通的驱动晶体管Tl对第二节点B充电直至驱动晶体管截止，此时，第二节点 B的电压升高到VREF-VTH，其中Vth为驱动晶体管Tl的阈值电压。阈值补偿阶段结束后，驱动晶 体管Tl的阈值电压信息被存储在存储电容Cl两端。需要注意的是，V ref-Vth小于发光元件 OLED的阈值电压以获得高对比度。
[0091] 其他阶段与实施例一的相应阶段相似，不再赘述。
[0092] 通过以上分析可知，除了可以补偿阈值电压变化和迀移率变化之外，本实施例的 优点还在于减少了一根扫描信号线，其用上一行的扫描信号来完成当前行的初始化，可以 增大像素的开口率，减少外围电路的复杂度。
[0093] 实施例四：
[0094]请参考图7a、图7b和图7c，为本实施例公开的三种像素电路结构图，与上述实施例 二不同之处在于，本实施例中第四晶体管T4的第一电极耦合至数据信号线（如图7a所示）， 或者第四晶体管T4的第一电极耦合至第二晶体管T2的第一电极(如图7b所示），或者第四晶 体管T4的第一电极耦合至第二晶体管T2的第二电极(如图7c所示），第四晶体管T4响应初始 化控制信号Vrst，从而在初始化阶段第四晶体管T4的第一电极输入的初始化电位由数据信 号线提供，由此利用数据信号线提供的初始化电压信号Vr完成对第一节点A和第二节点B的 初始化。
[0095] 请参考图8,为本实施例所示像素电路的驱动时序图，本实施例像素电路的驱动过 程与上述实施例大体相似，不同之处在于，在初始化阶段，初始化电压信号由数据信号线提 供，第四晶体管T4响应初始化扫描信号，完成对像素电路的初始化。
[0096] 本实施例的像素电路工作过程中一帧时间T(一帧周期）可分为五个阶段:初始化 阶段、阈值补偿阶段、数据写入阶段、迀移率补偿阶段和发光阶段。下面将图7a所示像素电 路结合驱动波形图8对本实施例的像素电路的具体操作进行说明，图7b和图7c所示像素电 路的具体操作与此类似，故不做重述。
[0097] (1)初始化阶段
[0098]在初始化阶段，数据信号线上的电压信号为低电平信号VR。发光控制信号VEM、扫描 信号Vscan和初始化控制信号Vrst均为高电平Vh，因此，第二晶体管T2、第三晶体管T3和第四晶 体管T4都导通，因此，第一节点A和第二节点B的电压都被初始化到低电平信号V R，从而完成 了对第一节点A和第二节点B的初始化。
[0099] (2)在阈值补偿阶段
[0100] 初始化扫描信号从高电平Vh转换为低电平VL，第四晶体管T4关断，扫描信号Vscan和 发光控制信号Vem保持为高电平Vh以使第二晶体管Τ2和第三晶体管Τ3保持导通，驱动晶体管 Tl的控制极与第一节点A耦合在一起，由于此时数据信号线上的电压为参考电压VREF，因此， 第一节点A和驱动晶体管Tl的控制极的电压为Vref;第一电平端Vdd通过导通的驱动晶体管Tl 对第二节点B充电直至驱动晶体管Tl截止，此时，第二节点B的电压升高到Vref-Vth，其中Vth 为驱动晶体管Tl的阈值电压。阈值补偿阶段结束后，驱动晶体管Tl的阈值电压信息被存储 在存储电容Cl两端。为获得高对比度，V ref-Vth可以小于发光元件OLED的阈值电压。
[0101] 其他阶段与实施例一的相应阶段相似，不再赘述。
[0102] 通过以上分析可知，除了可以补偿阈值电压变化和迀移率变化之外，本实施例的 优点还在于，通过利用数据信号线提供的初始化电压信号可以使面板减少一个低电平电 压。
[0103] 实施例五：
[0104] 请参考图9,为本实施例公开的像素电路结构图，与上述各实施例不同之处在于， 第四晶体管T4的控制极耦合至第四晶体管T4的第二电极;第四晶体管T4的第一电极耦合至 初始化控制信号Vret，第二节点B的电压通过二极管接法的第四晶体管T4放电，完成对第二 节点B的初始化。完成初始化以后，初始化控制信号保持高电平使得第四晶体管T4关断，不 再影响电路的工作。
[0105] 请参考图10,为图9所示电路的驱动过程时序图，本实施例像素电路的驱动过程与 实施例二的驱动过程大致相似，不同之处在于，初始化阶段第二节点B的初始化电压提供方 式和阈值补偿阶段第四晶体管T4的关闭方式。下面结合驱动时序图IOa以及图9所示像素电 路对像素电路的工作过程进行描述。该像素电路工作过程中一帧时间T(一帧周期）可分为 五个阶段:初始化阶段、阈值补偿阶段、数据写入阶段、迀移率补偿阶段和发光阶段。
[0106] (1)初始化阶段
[0107]当前行的扫描信号VSCAN[n]和发光控制信号Vem为高电平VH，因此，第二晶体管T2和 第三晶体管T3导通，第一节点A和驱动管Tl的控制极被数据信号线上的电压Vref初始化到 Vref;初始化脉冲电压信号Vret为低电平，第二节点B的电压被二极管接法的第四晶体管T4放 电至低电平完成对第二节点B的初始化，从而完成了对第一节点A和第二节点B的初始化。 [0108] (2)在阈值补偿阶段
[0109] 初始化脉冲电压信号Vret从低电平转换为高电平，则第四晶体管T4关断，第三晶体 管T3和第二晶体管T2响应当前行的扫描信号Vscan和发光控制信号Vem的高电平Vh而打开，由 于驱动晶体管Tl的控制极与第一节点A耦合在一起，此时数据信号线上的电压为参考电压 VREF，因此，第一节点A和驱动管的控制极的电压为Vref;第一电平端Vdd通过导通的驱动晶体 管Tl对第二节点B充电直至驱动晶体管Tl截止，此时，第二节点B的电压升高到V REF-VTH，其中 Vt h为驱动晶体管Tl的阈值电压。阈值补偿阶段结束后，驱动晶体管Tl的阈值电压信息被存 储在存储电容Cl两端。为获得高对比度，V ref-Vth可以小于发光元件OLED的阈值电压。
[0110] 其他阶段与实施例一的相应阶段相似，不再赘述。
[0111] 在另一具体实施例中，其驱动时序如图10(b)所示。初始化时T3管保持关断，此时 T4导通，B点被初始化到某一低电平，则A点也被初始化到低电平，完成初始化以后Vret为高 电平，T4管关断，电路开始进入阈值提取阶段;在阈值提取阶段，第三晶体管T3和第二晶体 管T2响应当前行的扫描信号Vscan和发光控制信号Vem的高电平Vh而打开，由于驱动晶体管Tl 的控制极与第一节点A耦合在一起，此时数据信号线上的电压为参考电压VREF，因此，第一节 点A和驱动管的控制极的电压为V ref;第一电平端Vdd通过导通的驱动晶体管Tl对第二节点B 充电直至驱动晶体管Tl截止，此时，第二节点B的电压升高到Vref-Vth，其中Vth为驱动晶体管 Tl的阈值电压。阈值补偿阶段结束后，驱动晶体管Tl的阈值电压信息被存储在存储电容Cl 两端。为获得高对比度，Vref-Vth可以小于发光元件OLED的阈值电压。其他阶段与实施例一的 相应阶段相似，不再赘述。
[0112] 通过以上分析可知，除了可以补偿阈值电压变化和迀移率变化之外，本实施例的 优点还在于少了一根电源线，进而可以减少工艺复杂度，并简化结构。
[0113] 实施例六：
[0114] 请参考图11，为本实施例公开的一种像素电路结构图，与上述各实施例不同之处 在于，本实施例公开的像素电路中还包括第二初始化晶体管(为便于结合图示描述，也称其 为第五晶体管)T5,其作用为在阈值提取阶段为像素电路提供参考电压V REF。第一节点A所需 的参考电压Vref和/或初始化电压由第五晶体管T5传输，数据信号线只提供数据信号Vdata， 由此简化数据线的时序控制，通过合理的设计可以使像素电路的行时间减少，进一步容易 满足高分辨率和高帧频的显示需求。上述实施例一至五均可以在其像素电路结构上作出适 当的修改，以设计出包括第五晶体管T5的对应像素电路，例如，图11所示像素电路即是在实 施例三的像素电路基础上增加第五晶体管T5而得到的具体电路结构，其它实施例也可以按 类似方式设计得到。
[0115]为了减少像素电路的控制信号，可以充分利用上面若干行的扫描信号来进行像素 电路的初始化和阈值提取过程，如果设置每行的行时间等于阈值提取的时间，当前行像素 为第η行，则第四晶体管的控制极可以耦合至第n-2行的扫描信号，第五晶体管T5的控制极 耦合至第n-1行的扫描信号。
[0116] 具体地，本实施例的像素电路与实施例三中的像素电路的不同之处包括:像素电 路还包括第五晶体管T5,第五晶体管T5的控制极親合至第n-1行的扫描信号Vs?[ n-1]，第五 晶体管T5的第一电极耦合至参考电压源信号VREF，第五晶体管T5的第二电极耦合至第一节 点A;第四晶体管T4的控制极親合至第n-2行的扫描信号Vs?[ n-2 ]。
[0117] 图11所示像素电路工作过程中一帧时间T(一帧周期)可分为五个阶段:初始化阶 段、阈值补偿阶段、数据写入阶段、迀移率补偿阶段和发光阶段。结合驱动波形图12对于该 实施例与实施例三不同的地方进行说明。
[0118] (1)初始化阶段
[0119]在初始化阶段，发光控制信号Vem为高电平VH，第二晶体管T2导通，当前行的扫描信 号VS?[n]和第n-1行的扫描信号Vsrn]为低电平Vl，第三晶体管T3和T5晶体管关断，第n-2 行的扫描信号V SCAN[n-2]为高电平VH，第四晶体管T4打开，第二节点B的电压通过第四晶体管 T4放电至低电压VR，由于第一节点A是悬空的，因此，第一节点A的电压也被初始化电压拉低 到某一低电平，从而完成了对第一节点A和第二节点B的初始化。
[0120] (2)在阈值补偿阶段
[0121]第n-2行的扫描信号VSCAN[n-2]从高电平Vh转换为低电平I，第四晶体管T4关断，当前 行的扫描信号VSCAN[n]为低电平VL，第三晶体管T3关断，第五晶体管T5响应第n-1行的扫描信 号VscmM]导通，发光控制信号Vem保持为高电平VH，第二晶体管T2导通，驱动晶体管Tl的控 制极与第一节点A耦合在一起，因此，第一节点A和驱动晶体管Tl的控制极的电压为Vref;第 一电平端Vdd通过导通的驱动晶体管Tl对第二节点B充电直至驱动晶体管Tl截止，此时，第二 节点B的电压升高到V REF-VTH，其中Vth为驱动晶体管Tl的阈值电压。阈值补偿阶段结束后，驱 动晶体管Tl的阈值电压信息被存储在存储电容Cl两端。为获得高对比度，V ref-Vth可以小于 发光元件OLED的阈值电压。
[0122] (3)数据写入阶段
[0123] 发光控制信号Vem为低电平Vl，第二晶体管T2关断，第n-1行的扫描信号VscAN[n-i]和 第n-2行的扫描信号V SCAN[n-2]均为低电平I，第四晶体管T4和第五晶体管T5关断；当前行的 扫描信号V SCAN[n]为高电平VH，第三晶体管T3处于导通状态，数据信号线上提供的信号电压为 数据电压Vdata，该数据电压通过导通的第三晶体管T3刷新第一节点A的电压至V DATA，第二节 点B的电压在第一节点A的电压从Vref充电到Vdata的过程中，通过存储电容Cl和发光元件 OLED的本征电容Ccod的耦合作用被耦合到Vb1 :
[0125]其中，Vb1为第二节点B的电压，Cl和Ccod分别是存储电容Cl和发光元件OLED的本征 电容的电容值。因此，此时第一节点A和第二节点B之间的电压差为
[0127] 其他阶段与实施例一的相应阶段相似，不再赘述。
[0128] 通过以上分析可知，除了可以补偿阈值电压变化和迀移率变化之外，，本实施例虽 然多了一个晶体管，但其充分利用了前面行的扫描信号线，减少了行时间，使得电路相对更 适合大面积高分辨率显示。
[0129] 实施例七：
[0130] 请参考图13,为本实施例公开的一种像素电路结构图，与上述实施例六不同之处 在于，本实施例公开的像素电路中的第五晶体管T5的控制极耦合至扫描控制信号线，第四 晶体管T4的控制极耦合至前面某一行的扫描信号线。随着显示面板频率和分辨率的提高， 每行的行时间越来越短，行时间不足以提供足够的时间来进行阈值提取，因为如果阈值提 取的时间比较短，补偿的精度就会大大降低，因此希望的阈值提取的时间比较长又不增大 行时间，采用本实施例可以满足高分辨率和高帧频的显示需求。
[0131] 假设阈值提取的时间为行时间的a倍，a为整数，则第四晶体管的控制极耦合至第 n_(a+l)行的扫描信号。本实施例以阈值提取时间为行时间的3倍设置(应理解，该倍数不限 于3,其可以是其它数值的倍数），则第四晶体管T4的控制极耦合至第n-4行的扫描信号，第 五晶体管的控制极耦合至扫描控制信号V SC。为了提高阈值提取的精度，可以增大阈值提取 时间。
[0132] 图14为本实施例的像素电路的驱动波形图，下面结合驱动波形图14对本实施例与 实施例六不同的地方进行说明。图13所示像素电路工作过程中一帧时间T(一帧周期）可分 为五个阶段:初始化阶段、阈值补偿阶段、数据写入阶段、迀移率补偿阶段和发光阶段。
[0133] (1)初始化阶段
[0134] 在初始化阶段，发光控制信号Vem为高电平VH，第二晶体管T2导通，当前行的扫描信 号VS? [n]和扫描控制信号Vsc均为低电平VL，第三晶体管T3和T5晶体管关断，第n-4行的扫描 信号V SCAN[n-4]为高电平VH，第四晶体管T4导通，第二节点B的电压通过第四晶体管T4放电至 低电压V R，由于第一节点A是悬空的，因此，第一节点A的电压也被初始化电压拉低到某一低 电平，从而完成了对第一节点A和第二节点B的初始化。
[0135] (2)在阈值补偿阶段
[0136] 第n-4行的扫描控制信号VSCAN[n-4]从高电平Vh转换为低电平VL，第四晶体管T4关断， 当前行的第一扫描控制信号V SCAN[n]为低电平VL，第三晶体管T3关断，第五晶体管T5响应当前 行的扫描控制信号Vsc的高电平导通，发光控制信号Vem保持为高电平V H，第二晶体管T2打开， 驱动晶体管Tl的控制极与第一节点A耦合在一起，因此，第一节点A和驱动管的控制极的电 压为V ref;第一电平端Vdd通过导通的驱动晶体管Tl对第二节点B充电直至驱动晶体管Tl截 止，此时，第二节点B的电压升高到Vref-Vth，其中Vth为驱动晶体管Tl的阈值电压。阈值补偿 阶段结束后，驱动晶体管Tl的阈值电压信息被存储在存储电容Cl两端。为获得高对比度， Vref-Vth可以小于发光兀件OLED的阈值电压。
[0137] (3)数据写入阶段
[0138] 发光控制信号Vem为低电平Vl，第二晶体管T2关断，第n-4行的扫描信号VscAN[n-4]为 低电平I，第四晶体管T4关断；当前行的扫描控制信号V sc为低电平I，第五晶体管T5关断； 当前行的扫描信号VSCAN[n]为高电平VH，第三晶体管T3处于导通状态，数据信号线上提供的信 号电压为数据电压V DATA，该数据电压通过导通的第三晶体管T3刷新第一节点A的电压至 Vdata，第二节点B的电压在第一节点A的电压从Vref充电到Vdata的过程中，通过存储电容Cl和 发光元件OLED的本征电容Qmd的耦合作用被耦合到Vb 1:
[0140]其中，Vb1为第二节点B的电压，Cl和Ccod分别是存储电容Cl和发光元件OL ED的本征 电容的电容值。因此，此时第一节点A和第二节点B之间的电压差为
[0142] 其他阶段与实施例一的相应阶段相似，不再赘述。
[0143] 通过以上分析可知，除了可以补偿阈值电压变化和迀移率变化之外，本实施例虽 然多了一根控制信号线，但行时间进一步缩短为数据写入和迀移率补偿的时间，使得电路 相对更适合大面积高分辨率显示。
[0144] 以上各实施例还可根据具体的情况采用同时发光或者分组驱动的形式来完成电 路的驱动操作，采用同时发光和分组驱动的过程中整个面板或者同组的像素电路的阈值提 取是同时进行的，这样可以缩短每行的有效变成时间，跟适合大面积和高分辨率的显示器 需求。
[0145] 此外，以上实施例应用于本申请实施例的显示装置时，在一种实施例中，扫描线向 对应像素电路提供的扫描信号可以是例如初始化控制信号Vrst、扫描信号V SCAN、发光控制信 号Vem等。其它实施例中，像素电路所需的有些扫描信号也可以通过全局线(例如图15所示） 的方式来提供，比如第一电平端所需的电源线、初始化控制信号V INT所需的初始化控制线Vr 等，本领域技术人员可以依据具体像素电路的需求进行调整。
[0146] 基于上述实施例公开的像素电路，本申请一实施例还公开了一种显示电路驱动方 法，该显示电路采用上述实施例的像素电路，其中像素电路的每一驱动周期包括初始化阶 段、阈值补偿阶段、数据写入阶段，迀移率补偿阶段和发光阶段，驱动方法包括：
[0147] 在初始化阶段，第二晶体管T2导通和第三晶体管T3导通，分别初始化存储电容Cl 两端的电压和驱动晶体管Tl控制极的电压。在其它实施例中，还可以通过导通的第四晶体 管T4和第五晶体管T5辅助初始化存储电容Cl两端的电压。
[0148] 在阈值补偿阶段，第三晶体管T3和/或第五晶体管T5导通，向驱动晶体管Tl控制极 提供参考电压，读取驱动晶体管Tl的阈值电压信息并通过存储电容Cl存储。在一种实施例 中，可以通过第三晶体管T3提供参考电压;在另一种实施例中，也可以通过第五晶体管T5提 供参考电压。
[0149] 在数据写入阶段，第三晶体管T3导通传输数据电压VDATA，通过串联的存储电容和 发光器件的本征电容的分压将数据电压Vdata和阈值电压Vth存储于存储电容Cl两端。
[0150] 在迀移率补偿阶段，第三晶体管T3导通使第一节点A的电压保持为数据电压Vdata， 第二晶体管T2导通使驱动管导通给B点充电，B点电压的改变量只与驱动管的迀移率有关， 与阈值电压无关，通过合理的控制导通时间完成迀移率的补偿。
[0151]在发光阶段，驱动晶体管Tl根据存储电容Cl两端的压差驱动产生驱动电流，并驱 动发光元件OLED发光。
[0152] 本申请实施例提供的像素电路通过源跟随的形式产生驱动晶体管的阈值电压信 息，通过电荷分压的形式在存储电容两端产生驱动晶体管的阈值电压和灰度信息有关的电 压信息以补偿驱动晶体管的阈值电压，完成数据写入以后保持电路其他状态不变提前打开 发光控制管，存储电容两端的信息将改变A V最终形成发光过程中的基准电压。其中，△ V与 阈值电压无关，只与驱动晶体管的迀移率有关从而补偿的迀移率变化。发光过程中，该基准 电压保持不变，使得流过发光器件的驱动电流与驱动晶体管和发光元件的阈值电压无关， 并且利用控制信号交叠改善驱动管的迀移率变化对像素电路亮度均匀性的影响，解决了显 示面板由于阈值电压和迀移率变化造成的显示不均匀问题。
[0153] 以上应用了具体各例对本申请进行阐述，只是用于帮助理解本申请，并不用以限 制本申请。具体实施例中晶体管均采用N型TFT，但是，根据本申请的思想，并在不脱离本申 请的范围内，也可以设计出其他结合P型或者N、P型TFT的像素电路。而且，对于本申请所属 技术领域的技术人员，在不脱离本发明构思的前提下，还可以做出若干简单推演、变形或替 换。
【主权项】
1. 一种像素电路，其特征在于，包括驱动晶体管、发光元件、驱动控制晶体管、数据写入 晶体管和存储电容，其中， 所述驱动晶体管连接所述发光元件，用于驱动所述发光元件发光； 所述数据写入晶体管分别连接数据信号线、信号扫描线、所述驱动控制晶体管和所述 存储电容，用于在所述扫描信号线的扫描信号为有效时，响应所述数据信号线的数据信号 以提供所述数据信号的电压； 所述驱动控制晶体管分别连接发光控制信号线、所述驱动晶体管和所述数据写入晶体 管，用于在响应所述发光控制信号，完成阈值和迀移率的补偿，以及将所述数据写入晶体管 提供的所述数据信号的电压写入所述驱动晶体管； 所述存储电容还连接所述发光元件，用于为所述驱动控制晶体管进行阈值补偿时提供 所述驱动晶体管的阈值电压。2. 如权利要求1所述的像素电路，其特征在于，还包括第一初始化晶体管，所述第一初 始化晶体管连接所述发光元件，用于向所述发光元件的连接所述驱动晶体管的一端提供初 始化电压。3. 如权利要求2所述的像素电路，其特征在于，还包括第二初始化晶体管，所述第二初 始化晶体管连接所述驱动控制晶体管，用于通过所述驱动控制晶体管为所述驱动晶体管提 供所需的参考电压或初始化电压。4. 如权利要求3所述的像素电路，其特征在于， 所述驱动晶体管的控制极连接所述驱动控制晶体管的第二电极，所述驱动晶体管的第 一电极连接第一电平端，所述驱动晶体管的第二电极连接所述发光元件的第一端，所述发 光元件的第二端连接第二电平端； 所述驱动控制晶体管的控制极连接发光控制信号线，所述驱动控制晶体管的第一电极 连接所述数据写入晶体管的第二电极； 所述数据写入晶体管的控制极连接所述扫描信号线，所述数据写入晶体管的第一电极 连接所述数据信号线； 所述存储电容的第一电极端连接所述数据写入晶体管的第二电极，所述存储电容的第 二电极端连接所述发光元件的第一端。5. 如权利要求4所述的像素电路，其特征在于， 所述第一初始化晶体管的控制极连接初始化控制信号，所述第一初始化晶体管的第一 电极连接所述初始化电压或者所述数据信号线或者所述驱动控制晶体管的第一电极或者 驱动控制晶体管的第二电极或者所述第一初始化晶体管的控制极，所述第一初始化晶体管 的第二电极连接所述发光元件的第一端； 或者，所述第一初始化晶体管的控制极连接所述像素电路所在行的前n_(a+l)行的扫 描信号线，η为所述像素电路所在行的行号，a为扫描一行所用时间的整数倍，所述第一初始 化晶体管的第一电极连接所述初始化电压，所述第一初始化晶体管的第二电极连接所述发 光元件的第一端。6. 如权利要求5所述的像素电路，其特征在于， 所述第二初始化晶体管的控制极连接所述像素电路所在行的前一行的扫描信号线或 者扫描控制信号，所述第二初始化晶体管的第一电极连接参考电压，所述第二初始化晶体 管的第二电极连接初始化电压。7. -种像素电路的驱动方法，应用于如权利要求1至6中任一项权利要求所述的像素电 路，其特征在于，所述像素电路的每一驱动周期包括初始化阶段、阈值补偿阶段、数据写入 阶段、迀移率补偿阶段和发光阶段，所述驱动方法包括： 在所述初始化阶段，使所述驱动控制晶体管导通，初始化所述存储电容和所述发光元 件的连接所述驱动晶体管的一端的电压； 在所述阈值补偿阶段，所述驱动控制晶体管保持导通，以便为所述驱动晶体管提供参 考电压，对所述驱动晶体管充电直至所述驱动晶体管关断，提取所述驱动晶体管的阈值电 压并存储于所述存储电容； 在所述数据写入阶段，使所述驱动控制晶体管关断，使所述数据写入晶体管导通，使得 所述发光元件的连接所述驱动晶体管的一端的电压被刷新，所述存储电容存储所述数据写 入晶体管输出的电压和所述发光元件的连接所述驱动晶体管的一端的电压之间的电压差； 在所述迀移率补偿阶段，所述数据写入晶体管保持导通，使所述驱动控制晶体管导通， 所述驱动晶体管导通，所述发光元件的连接所述驱动晶体管的一端的电压经所述驱动晶体 管抬升，使得所述存储电容的两端形成发光过程的基准电压； 在所述发光阶段，使所述数据写入晶体管关断，所述驱动控制晶体管保持导通，所述驱 动晶体管根据所述存储电容两端的电压差产生所需要的发光电流，并驱动所述发光元件发 光。8. -种显示装置，其特征在于，包括： 像素电路矩阵，所述像素电路矩阵包括排列成N行Μ列矩阵的如权利要求1-7任一项所 述的像素电路，Ν和Μ为正整数； 栅极驱动电路，用于产生扫描信号，并通过沿第一方向形成的各行扫描信号线向所述 像素电路提供所需的控制信号； 数据驱动电路，用于产生代表灰度信息的数据信号，并通过沿第二方向形成的各数据 信号线向所述像素电路提供数据信号； 控制器，用于分别向所述栅极驱动电路和所述数据驱动电路提供控制时序。
【专利摘要】本申请涉及显示装置及其像素电路和驱动方法，像素电路包括驱动晶体管、发光元件、驱动控制晶体管、数据写入晶体管和存储电容，其中，驱动晶体管用于驱动发光元件发光；数据写入晶体管用于在扫描信号线的扫描信号为有效时，提供数据信号的电压；驱动控制晶体管用于在响应发光控制信号，完成阈值和迁移率的补偿，以及将所提供的数据信号的电压写入驱动晶体管；存储电容用于为阈值补偿时提供驱动晶体管的阈值电压。本申请通过各晶体管和存储电容的相互配合，完成阈值和迁移率的补偿，解决了显示面板各处驱动晶体管阈值电压不同而导致的显示不均匀问题，可以补偿驱动管迁移率变化造成的显示均匀度降低问题，进一步提高了显示的均匀度。
【IPC分类】G09G3/3258
【公开号】CN105489167
【申请号】CN201510890674
【发明人】张盛东, 王翠翠, 林兴武
【申请人】北京大学深圳研究生院
【公开日】2016年4月13日
【申请日】2015年12月7日
【技术领域】
[0001] 本申请涉及显示器件技术领域，具体涉及一种显示装置及其像素电路和驱动方 法。
【背景技术】
[0002] 有机发光二极管（Organic Light-Emitting Diode，0LED)显示因具有高亮度、高 发光效率、宽视角和低功耗等优点，近年来被人们广泛研究，并被迅速应用到新一代的显示 当中。OLED显示的驱动方式可以分为无源矩阵驱动(Passive Matrix 0LED，PM0LED)和有源 矩阵驱动(Active Matrix 0LED，AM0LED)两种。研究表明，无源矩阵驱动虽然成本低廉，但 是存在交叉串扰现象，不能实现高分辨率的显示，且无源矩阵驱动电流大，降低了 OLED的使 用寿命。相比之下，有源矩阵驱动方式在每个像素上设置数目不同的晶体管作为电流源，避 免了交叉串扰，所需的驱动电流较小，功耗较低，使OLED的寿命增加，可以实现高分辨的显 示，同时，有源矩阵驱动更容易满足大面积和高灰度级显示的需要。
[0003] 传统AMOLED的像素电路是简单的两薄膜场效应晶体管(Thin Film Transistor， TFT)结构，这种电路虽然结构简单，但是不能补偿驱动晶体管Tl和OLED阈值电压漂移，或因 TFT器件采用多晶材料制成而导致面板各处TFT器件的阈值电压不均匀性，也不能补偿驱动 管Tl的迀移率变化。当驱动晶体管Tl阈值电压和迀移率发生漂移或在面板上各处的值不一 致时，驱动电流IDS(T1的漏极-源极间电流）出现改变，并且面板上不同的像素因偏置电压 的不同而使OLED阈值电压发生不同程度的漂移，从而造成面板显示的不均匀性。
【发明内容】
[0004] 本申请提供一种像素电路和驱动方法及其显示装置，以补偿驱动晶体管和发光器 件的阈值电压的不均匀或者阈值电压漂移，并且改善驱动晶体管的阈值电压不均匀。
[0005] 根据第一方面，本申请一种实施例中提供一种像素电路，包括:驱动晶体管、发光 元件、驱动控制晶体管、数据写入晶体管和存储电容，其中，所述驱动晶体管连接所述发光 元件，用于驱动所述发光元件发光;所述数据写入晶体管分别连接数据信号线、信号扫描 线、所述驱动控制晶体管和所述存储电容，用于在所述扫描信号线的扫描信号为有效时，响 应所述数据信号线的数据信号以提供所述数据信号的电压;所述驱动控制晶体管分别连接 发光控制信号线、所述驱动晶体管和所述数据写入晶体管，用于在响应所述发光控制信号， 完成阈值和迀移率的补偿，以及将所述数据写入晶体管提供的所述数据信号的电压写入所 述驱动晶体管;所述存储电容还连接所述发光元件，用于为所述驱动控制晶体管进行阈值 补偿时提供所述驱动晶体管的阈值电压。
[0006] 根据第二方面，本申请一种实施例中提供一种像素电路驱动方法，应用于如上所 述的像素电路，像素电路的每一驱动周期包括初始化阶段、阈值补偿阶段、数据写入阶段、 迀移率补偿阶段和发光阶段，驱动方法包括:在所述初始化阶段，使所述驱动控制晶体管导 通，初始化所述存储电容和所述发光元件的连接所述驱动晶体管的一端的电压;在所述阈 值补偿阶段，所述驱动控制晶体管保持导通，以便为所述驱动晶体管提供参考电压，对所述 驱动晶体管充电直至所述驱动晶体管关断，提取所述驱动晶体管的阈值电压并存储于所述 存储电容;在所述数据写入阶段，使所述驱动控制晶体管关断，使所述数据写入晶体管导 通，使得所述发光元件的连接所述驱动晶体管的一端的电压被刷新，所述存储电容存储所 述数据写入晶体管输出的电压和所述发光元件的连接所述驱动晶体管的一端的电压之间 的电压差;在所述迀移率补偿阶段，所述数据写入晶体管保持导通，使所述驱动控制晶体管 导通，所述驱动晶体管导通，所述发光元件的连接所述驱动晶体管的一端的电压经所述驱 动晶体管抬升，使得所述存储电容的两端形成发光过程的基准电压;在所述发光阶段，使所 述数据写入晶体管关断，所述驱动控制晶体管保持导通，所述驱动晶体管根据所述存储电 容两端的电压差产生所需要的发光电流，并驱动所述发光元件发光
[0007] 根据第三方面，本申请一种实施例中提供一种显示装置，包括:像素电路矩阵，所 述像素电路矩阵包括排列成N行M列矩阵的如上所述的像素电路，N和M为正整数;栅极驱动 电路，用于产生扫描信号，并通过沿第一方向形成的各行扫描信号线向所述像素电路提供 所需的控制信号;数据驱动电路，用于产生代表灰度信息的数据信号，并通过沿第二方向形 成的各数据信号线向所述像素电路提供数据信号;控制器，用于分别向所述栅极驱动电路 和所述数据驱动电路提供控制时序。
[0008] 本申请实施例通过驱动晶体管、驱动控制晶体管、数据写入晶体管和存储电容的 相互配合，完成阈值和迀移率的补偿，然后将数据信号写入驱动晶体管，通过驱动晶体管驱 动发光元件发光，从而解决显示面板各处驱动晶体管阈值电压不同而导致的显示不均匀问 题，可以补偿驱动管迀移率变化造成的显示均匀度降低问题，进一步提高了显示的均匀度。
【附图说明】
[0009] 图1为本申请实施例一公开的一种像素电路结构图；
[00?0]图2为图1所不像素电路的驱动时序图；
[0011]图3为本申请实施例二公开的一种像素电路结构图；
[0012]图4a为图3所示像素电路的一种驱动时序图；
[0013]图4b为图3所不像素电路的另一种驱动时序图；
[0014] 图5为本申请实施例三公开的一种像素电路结构图；
[0015] 图6为图5所示像素电路的驱动时序图；
[0016] 图7a为本申请实施例四公开的一种像素电路结构图；
[0017] 图7b为本申请实施例四公开的另一种像素电路结构图；
[0018] 图7c为本申请实施例四公开的又一种像素电路结构图；
[0019]图8为图7a所不像素电路的驱动时序图；
[0020]图9为本申请实施例五公开的一种像素电路结构图；
[0021 ]图IOa为图9所不像素电路的一种驱动时序图；
[0022]图IOb为图9所不像素电路的另一种驱动时序图；
[0023]图11为本申请实施例六公开的一种像素电路结构图；
[0024]图12为图11所示像素电路的驱动时序图；
[0025]图13为本申请实施例七公开的一种像素电路结构图；
[0026]图14为图12所示像素电路的驱动时序图；
[0027]图15为本申请一实施例公开的一种显示装置结构原理示意图。
【具体实施方式】
[0028] 下面通过【具体实施方式】结合附图对本申请作进一步详细说明。其中相同的标号表 示相同的元件。
[0029] 首先对一些术语进行说明。本申请各实施例中的晶体管可以是任何结构的晶体 管，比如双极型晶体管(BJT)或者场效应晶体管(FET)。当晶体管为双极型晶体管时，其控制 极是指双极型晶体管的基极，第一极可以为双极型晶体管的集电极或发射极，对应的第二 极可以为双极型晶体管的发射极或集电极，在实际应用过程中，"发射极"和"集电极"可以 依据信号流向而互换。当晶体管为场效应晶体管时，其控制极是指场效应晶体管的栅极，第 一极可以为场效应晶体管的漏极或源极，对应的第二极可以为场效应晶体管的源极或漏 极，在实际应用过程中，"源极"和"漏极"可以依据信号流向而互换。显示装置中的晶体管通 常为薄膜晶体管(TFT)，是一种场效应晶体管。下面以TFT为例对本申请做详细的说明。 [00 30] 本申请一实施例中的发光元件为有机发光二极管（Organic Light-Emitting Diode，0LED)，但并不限于此，在其它实施例中，也可以是其它类型的发光元件。发光元件的 一端(称为第一端)为阳极，相应地，另一端(称为第二端)为阴极。
[0031] 第一电平端和第二电平端是为像素电路工作所提供的电源的两端。在一种实施例 中，第一电平端可以为高电平端VDD，第二电平端为低电平端Vss或地线，在其它实施例中，也 可以作适应性地置换。需要说明的是:对于像素电路而言，第一电平端(例如高电平端Vdd)和 第二电平端(例如低电平端Vss)并非本申请像素电路的一部分，为了使本领域技术人员更好 地理解本申请的技术方案，而特别引入第一电平端和第二电平端予以描述。
[0032] 需要说明的是，为了描述方便，也为了使本领域技术人员更清楚地理解本申请的 技术方案，本申请文件中引入第一节点A和第二节点B对电路结构相关部分进行标识，不能 认定为电路中额外引入的端子。此外，为描述方便，高电平采用Vh表征，低电平采用W表征。 [0033]本申请实施例中的晶体管是以N型TFT为例进行描述，应理解，根据本申请提供的 思想也可以采用相应的基于P型或者N型和P型的像素电路。
[0034]如图15所示，本申请一实施例提供了一种显示装置，其包括:显示面板100、栅极驱 动电路200、数据驱动电路300和控制器400。
[0035] 显示面板100包括排列成η行m列矩阵的多个像素电路Pixel [1][1]、……、Pixel [n] [m]，与每个像素电路相连的第一方向（例如横向）的多条扫描线Gate[l]、……、Gate [η]，以及与每个像素相连的第二方向（例如纵向）的多条数据线Data[ 1 ]、……、Data[m]。其 中，η和m为大于0的整数;？&61[11][111]表征第11行 111列的像素电路，在该实施例中，像素电路 采用本申请另一实施例提供的像素电路;Gate[n]表示第η行像素电路对应的扫描线，用于 向相应行的像素电路提供扫描信号;Data[m]表示第m列像素电路对应的数据线，用于向相 应列的像素电路提供数据电压。显示面板100可以是液晶显示面板、有机发光显示面板、电 子纸显示面板等，而对应的显示装置可以是液晶显示器、有机发光显示器、电子纸显示器 等。
[0036]栅极驱动电路200用于产生扫描脉冲信号，并通过沿第一方向形成的各行扫描线 Gate[l]、……、Gate[n]，向相应的像素电路提供所需的控制信号，以完成对像素矩阵的逐 行扫描。
[0037]数据驱动电路300的信号输出端耦合到显示面板100中与其对应的数据线Data
[1 ]、......、Data[m]上，数据驱动电路300产生的数据电压信号Vdata通过数据线Data[ 1 ]...... Data [m ]传输到对应的像素单元内以实现图像灰度。
[0038]控制器400用于分别向栅极驱动电路200和数据驱动电路300提供控制时序，以控 制整个显示装置动作的时序。图示中控制器400与栅极驱动电路200及数据驱动电路300分 离，然而在其它实施例中，控制器400也可以分别集成到栅极驱动电路200和数据驱动电路 300 中。
[0039] 以下通过多个实施例详细描述本申请所涉及的像素电路。
[0040] 实施例一：
[0041 ]请参考图1，为本实施例公开的一种像素电路结构图，包括：串联在第一电平端Vdd 和第二电平端GND之间的驱动晶体管Tl和发光元件0LED，以及驱动控制晶体管(为便于结合 图示描述，也称其为第二晶体管)T2、数据写入晶体管(为便于结合图示描述，也称其为第三 晶体管)T3和存储电容C1。
[0042] 驱动晶体管Tl的第一极耦合至第一电平端VDD，驱动晶体管Tl的第二极耦合至发光 元件OLED的第一端(本文将二者连接之处称为第二节点B)，发光元件OLED的第二端耦合至 第二电平端GND。在一种实施例中，请参考图1，发光元件OLED的第一端为阳极，发光元件 OLED的第二端为阴极。
[0043] 驱动晶体管Tl的控制极耦合至第二晶体管T2的第二电极，第二晶体管T2的第一电 极耦合至第三晶体管T3的第二电极(本文将二者连接之处称为第一节点A)，第二晶体管T2 的控制极耦合至发光控制信号线，用于响应发光控制信号Vem。
[0044] 第三晶体管T3的第一电极耦合至数据信号线，第三晶体管T3的第二电极耦合至第 二晶体管T2的第一电极，第三晶体管T3的控制极耦合至扫描信号线，用于响应扫描信号 Vscan。在具体实施例中，数据信号线用于提供数据信号Vdata和参考电压Vref，在其它实施例 中，数据信号线还可以用于提供初始化电压。
[0045] 存储电容Cl耦合于第一节点A和第二节点B之间。
[0046] 本实施例中像素电路的驱动信号波形图如图2所示，该像素电路工作过程中一帧 时间T(一帧周期)可分为五个阶段:初始化阶段、阈值补偿阶段、数据写入阶段、迀移率补偿 阶段和发光阶段。
[0047] (1)初始化阶段
[0048] 在初始化阶段，发光控制信号Vem和扫描信号Vscan为高电平VH，第二晶体管T2和第 三晶体管T3分别响应发光控制信号Vem和扫描信号Vscan而导通，数据信号线提供的电压为参 考电压V REF，第一节点A和驱动晶体管Tl的控制极通过导通的晶体管T3和T2初始化到参考电 压VREF，与此同时，驱动晶体管Tl处于导通状态，第一电平端Vdd提供的电压为一初始化低电 平信号V DDL，第二节点B的电压通过驱动晶体管Tl放电至VDDL。从而，完成了对第一节点A和第 二节点B的电压初始化操作。
[0049] (2)在阈值补偿阶段
[0050]发光控制信号Vem和扫描信号Vscan保持为高电平Vh，数据信号线上的电压保持为参 考电压VREF，因此，第一节点A和驱动晶体管Tl的控制极的电压保持为VREF;第一电平端Vdd提 供的信号由低电平Vddl转变为高电平Vddh，因此，Vddh通过导通的驱动晶体管T1给第二节点B 充电直至驱动晶体管Tl截止，此时，第二节点B的电压升高到Vref-Vth，其中Vth为驱动晶体管 Tl的阈值电压，从而可以提取到驱动晶体管Tl的阈值电压Vth信息。也即是说，阈值补偿阶段 结束后，驱动晶体管Tl的阈值电压信息被存储在存储电容Cl两端。为了获得高对比度，此时 Vref-Vth可以小于发光兀件OLED的阈值电压。
[0051] (3)数据写入阶段
[0052]发光控制信号Vem为低电平Vl，第二晶体管T2在发光控制信号Vem控制下处于截止状 态，扫描信号Vscm为高电平VH，第三晶体管T3响应扫描信号Vscan的高电平而导通，并向节点A 传输数据信号线上提供的数据信号，此时数据信号线上提供的数据信号电压为数据电压 VDATA，该数据电压通过导通的第三晶体管T3刷新第一节点A的电压至VDATA，第二节点B的电压 在第一节点A的电压从V ref充电到Vdata的过程中，通过存储电容Cl和发光元件OLED的本征电 容Qmd的耦合作用被耦合到Vb 1 :
[0054]其中，Vb1为第二节点B的电压，Cl和Ccod分别是存储电容Cl和发光元件OLED的本征 电容的电容值。因此，此时第一节点A和第二节点B之间的电压差为
[0056] (4)迀移率补偿阶段
[0057]发光控制信号Vem为从低电平Vl转换为高电平VH，第二晶体管T2从截止状态转换为 导通状态，扫描信号VS?保持为高电平VH，第三晶体管T3处于导通状态，数据信号线上提供 的信号电压保持为数据电压Vdata，因此第一节点A的电压保持为V DATA，驱动晶体管Tl的控制 极的电压为Vdata，从而驱动晶体管T1导通，并开始对第二节点B充电，使B点的电压抬升△ Vb， A Vb可以表不为：
[0059]其中i(t)为驱动晶体管Tl导通过程中的电流。由于迀移率补偿的时间At比较短， 流过驱动晶体管Tl的电流可以看成为恒定的电流ΙμΛ该电流由数据写入阶段存储电容两 端的电压差决定，IcoDt3可以表示为：
[0061]其中，μΧοχ和W/L分别为驱动晶体管Tl的迀移率、单位面积栅氧化层电容和宽长 比。因此，AVb可以进一步表亦为：
[0063]其中Ioled*3为如公式(4)中所示，可以看出Ioled*3与驱动晶体管Tl的阈值电压无关， 与驱动晶体管Tl的迀移率有关，如果驱动晶体管Tl的迀移率大，则△ Vb增大，否则，△ Vb减 小。Cl两端(即第一节点A和第二节点B之间）形成了发光过程中的基准电压，该基准电压为
[0065]其中，AVb如公式(5)中所示，该基准电压会维持整个发光周期。
[0066] (5)发光阶段
[0067]发光控制信号Vem保持为高电平Vh，第二晶体管T2处于导通状态，扫描信号Vscan为 低电平VL，第三晶体管T3关断（即处于截止状态），使得第一节点A悬，迀移率补偿阶段形成 的基准电压驱动发光元件OLED开始发光，第二节点B的电压抬升至OLED发光时的电压Vcod。 此时，由于第二晶体管T2导通，驱动晶体管Tl的控制极的电压等于第一节点A的电压，由于 第一节点A是悬空的，因此，当B点的电压抬升时，A点的电压也有相应的抬升，从而使第一节 点A和第二节点B之间的电压差保持公式(6)中的基准电压不变，由于此时驱动晶体管Tl工 作在饱和区，因此流过OLED的电流可以表示为：
[0069] 由于AVb与驱动晶体管Tl的阈值电压无关，因此，从(7)中可以看出，最终流过发 光元件OLED的电流与驱动晶体管Tl的阈值电压以及OLED本身的阈值电压都无关，从而，本 实施例的像素电路可以很好地补偿驱动晶体管Tl和OLED的阈值电压的变化造成的不均匀 性。
[0070] 关于对迀移率的补偿，从公式(4)和(5)可以知道，当迀移率μ增大时，AVb增大，公 式(7)中的平方项减小，补偿了因迀移率增大造成的OLED电流变大;为了得到合理的迀移率 补偿时间，利用|(11_/(^| 2〈￡，￡为某一很小的量(如，0〈￡〈0.1)，通过解方程可以得到合适 的迀移率补偿时间，该迀移率补偿时间是利用发光控制信号线和扫描信号线来实现的，并 没有引入多余的控制信号线。
[0071] 通过以上分析可知，本实施例的优点是，电路结构相对简单，只采用三个晶体管和 一个存储电容，即可增加像素开口率，能够减小发光元件OLED的电流密度，以此为提高发光 元件OLED使用寿命提供可能;像素电路采用充电式的阈值提取方式，即源跟随器结构，对于 正负阈值都有补偿作用，所以这种方法对于采用耗尽型的晶体管也同样有效;此外该像素 电路还可以补偿驱动管的迀移率变化造成的不均匀。
[0072] 实施例二：
[0073]本实施例与上述实施例一不同之处在于，本实施例公开的像素电路中还包括第一 初始化晶体管(为便于结合图示描述，也称其为第四晶体管)Τ4,用以向第二节点B提供相应 的初始化电压，而实施例一中，第二节点B的初始化电压是通过第一电平端Vdd提供。请参考 图3,为本实施例公开的一种像素电路结构图。
[0074]第四晶体管Τ4的第二电极耦合至第二节点Β，第四晶体管Τ4的第一电极用于输入 初始化电压Vr，第四晶体管Τ4的控制极耦合至初始化扫描信号线，用于响应初始化扫描信 号Vint。在初始化阶段，第四晶体管T4响应初始化扫描信号Vint而导通，从而在初始化阶段， 第四晶体管T4的第一电极输入的初始化电位由Vr提供，第二节点B的电压通过第四晶体管 Τ4初始化到初始化低电压Vr。
[0075]本实施例中像素电路的驱动信号波形图如图4a和图4b所示，该像素电路工作过程 中一帧时间T(一帧周期)可分为五个阶段:初始化阶段、阈值补偿阶段、 数据写入阶段、迀移 率补偿阶段和发光阶段。以本实施例结合驱动波形图4a为例进行说明。
[0076] (1)初始化阶段
[0077]在初始化阶段，发光控制信号Vem和扫描信号Vscan为高电平VH，第二晶体管T2和第 三晶体管T3分别响应发光控制信号Vem和扫描信号Vscan而导通，数据信号线提供的电压为参 考电压VREF，第一节点A和驱动晶体管Tl的控制极通过导通的晶体管T3和T2初始化到参考电 压V REF，与此同时，初始化扫描信号Vint为高电平VH，第四晶体管T4处于导通状态，第二节点B 的电压通过第四晶体管T4放电至低电压VR。从而，完成了对第一节点A和第二节点B的电压 初始化。
[0078] (2)在阈值补偿阶段
[0079] 发光控制信号Vem和扫描信号Vscan保持为高电平Vh，数据信号线Data Line上的电 压保持为参考电压Vref，因此，第一节点A和驱动晶体管Tl的控制极的电压保持为VREF;初始 化扫描信号V INT从高电平Vh转换为低电平I，第四晶体管T4关断，第一电平端Vdd通过导通的 驱动晶体管Tl对第二节点B充电直至驱动晶体管截止，此时，第二节点B的电压升高到V ref-V TH，其中V T H为驱动晶体管T1的阈值电压。阈值补偿阶段结束后，驱动晶体管T1的阈值电压 信息被存储在存储电容Cl两端。为了获得高对比度，此时V ref-Vth可以小于发光元件OLED的 阈值电压。
[0080] 其他阶段与实施例一的相应阶段相似，不再赘述。
[0081] 采用本实施例的像素点路结合驱动波形图4b的分析与上述过程类似，不同在于， 初始化阶段第一节点A是悬空的，其电压会被初始化的B点电压拉低。
[0082] 通过以上分析可知，除了可以补偿阈值电压变化和迀移率变化之外，本实施例的 优点还在于，第一电平端Vdd为恒定的高电平电源信号，不再为脉冲信号。当第一电平端Vdd 为恒定电压时，时序控制更易实现。
[0083] 实施例三：
[0084] 请参考图5,为本实施例公开的像素电路结构图，与上述实施例二不同之处在于， 第四晶体管T4的控制极耦合至同一扫描帧内前一级扫描信号线（即上一行像素电路的扫描 信号线），第四晶体管T4响应上一行的扫描信号完成对第二节点B的初始化。
[0085] 请参考图6,为图5所示像素电路的驱动时序图，本实施例像素电路的驱动过程与 上述实施例一、实施例二大体相同，不同之处在于，初始化阶段发生在当前行(第η行）扫描 信号VsCAN[n]到来之前，且第二节点B的初始化在上一行的扫描信号Vs(；AN[ n-l]有效时进行，此 时没有对A点初始化，A点的电压会被初始化的B点电压拉低。
[0086] 图5所示像素电路工作过程中一帧时间T(一帧周期）可分为五个阶段：初始化阶 段、阈值补偿阶段、数据写入阶段、迀移率补偿阶段和发光阶段。下面将图5所示像素电路结 合驱动波形图6进行说明，实际上，实施例二结合时序图4b的驱动过程与本实施例的大致相 同。
[0087] (1)初始化阶段
[0088]在初始化阶段，发光控制信号Vem为高电平VH，第二晶体管T2导通，当前行的扫描信 号VsCAN[n]为低电平VL，第三晶体管Τ3关断，上一行的第一扫描信号VsCAN[n-1]为高电平VH，第四 晶体管T4打开，第二节点B的电压通过第四晶体管T4放电至低电压V R，由于第一节点A是悬 空的，因此，第一节点A的电压也被初始化电压拉低到某一低电平，从而完成了对第一节点A 和第二节点B的初始化。
[0089] (2)阈值补偿阶段
[0090]上一行的扫描信号为从高电平Vh转换为低电平VL，第四晶体管T4关断，第 三晶体管T3响应当前行的扫描信号VSCAN[n]打开，发光控制信号Vem保持为高电平VH，因此第 二晶体管T2打开，驱动晶体管Tl的控制极与第一节点A耦合在一起，由于此时数据信号线 Data Line上的电压为参考电压Vref，因此，第一节点A和驱动管的控制极的电压为Vref;第一 电平端Vdd通过导通的驱动晶体管Tl对第二节点B充电直至驱动晶体管截止，此时，第二节点 B的电压升高到VREF-VTH，其中Vth为驱动晶体管Tl的阈值电压。阈值补偿阶段结束后，驱动晶 体管Tl的阈值电压信息被存储在存储电容Cl两端。需要注意的是，V ref-Vth小于发光元件 OLED的阈值电压以获得高对比度。
[0091] 其他阶段与实施例一的相应阶段相似，不再赘述。
[0092] 通过以上分析可知，除了可以补偿阈值电压变化和迀移率变化之外，本实施例的 优点还在于减少了一根扫描信号线，其用上一行的扫描信号来完成当前行的初始化，可以 增大像素的开口率，减少外围电路的复杂度。
[0093] 实施例四：
[0094]请参考图7a、图7b和图7c，为本实施例公开的三种像素电路结构图，与上述实施例 二不同之处在于，本实施例中第四晶体管T4的第一电极耦合至数据信号线（如图7a所示）， 或者第四晶体管T4的第一电极耦合至第二晶体管T2的第一电极(如图7b所示），或者第四晶 体管T4的第一电极耦合至第二晶体管T2的第二电极(如图7c所示），第四晶体管T4响应初始 化控制信号Vrst，从而在初始化阶段第四晶体管T4的第一电极输入的初始化电位由数据信 号线提供，由此利用数据信号线提供的初始化电压信号Vr完成对第一节点A和第二节点B的 初始化。
[0095] 请参考图8,为本实施例所示像素电路的驱动时序图，本实施例像素电路的驱动过 程与上述实施例大体相似，不同之处在于，在初始化阶段，初始化电压信号由数据信号线提 供，第四晶体管T4响应初始化扫描信号，完成对像素电路的初始化。
[0096] 本实施例的像素电路工作过程中一帧时间T(一帧周期）可分为五个阶段:初始化 阶段、阈值补偿阶段、数据写入阶段、迀移率补偿阶段和发光阶段。下面将图7a所示像素电 路结合驱动波形图8对本实施例的像素电路的具体操作进行说明，图7b和图7c所示像素电 路的具体操作与此类似，故不做重述。
[0097] (1)初始化阶段
[0098]在初始化阶段，数据信号线上的电压信号为低电平信号VR。发光控制信号VEM、扫描 信号Vscan和初始化控制信号Vrst均为高电平Vh，因此，第二晶体管T2、第三晶体管T3和第四晶 体管T4都导通，因此，第一节点A和第二节点B的电压都被初始化到低电平信号V R，从而完成 了对第一节点A和第二节点B的初始化。
[0099] (2)在阈值补偿阶段
[0100] 初始化扫描信号从高电平Vh转换为低电平VL，第四晶体管T4关断，扫描信号Vscan和 发光控制信号Vem保持为高电平Vh以使第二晶体管Τ2和第三晶体管Τ3保持导通，驱动晶体管 Tl的控制极与第一节点A耦合在一起，由于此时数据信号线上的电压为参考电压VREF，因此， 第一节点A和驱动晶体管Tl的控制极的电压为Vref;第一电平端Vdd通过导通的驱动晶体管Tl 对第二节点B充电直至驱动晶体管Tl截止，此时，第二节点B的电压升高到Vref-Vth，其中Vth 为驱动晶体管Tl的阈值电压。阈值补偿阶段结束后，驱动晶体管Tl的阈值电压信息被存储 在存储电容Cl两端。为获得高对比度，V ref-Vth可以小于发光元件OLED的阈值电压。
[0101] 其他阶段与实施例一的相应阶段相似，不再赘述。
[0102] 通过以上分析可知，除了可以补偿阈值电压变化和迀移率变化之外，本实施例的 优点还在于，通过利用数据信号线提供的初始化电压信号可以使面板减少一个低电平电 压。
[0103] 实施例五：
[0104] 请参考图9,为本实施例公开的像素电路结构图，与上述各实施例不同之处在于， 第四晶体管T4的控制极耦合至第四晶体管T4的第二电极;第四晶体管T4的第一电极耦合至 初始化控制信号Vret，第二节点B的电压通过二极管接法的第四晶体管T4放电，完成对第二 节点B的初始化。完成初始化以后，初始化控制信号保持高电平使得第四晶体管T4关断，不 再影响电路的工作。
[0105] 请参考图10,为图9所示电路的驱动过程时序图，本实施例像素电路的驱动过程与 实施例二的驱动过程大致相似，不同之处在于，初始化阶段第二节点B的初始化电压提供方 式和阈值补偿阶段第四晶体管T4的关闭方式。下面结合驱动时序图IOa以及图9所示像素电 路对像素电路的工作过程进行描述。该像素电路工作过程中一帧时间T(一帧周期）可分为 五个阶段:初始化阶段、阈值补偿阶段、数据写入阶段、迀移率补偿阶段和发光阶段。
[0106] (1)初始化阶段
[0107]当前行的扫描信号VSCAN[n]和发光控制信号Vem为高电平VH，因此，第二晶体管T2和 第三晶体管T3导通，第一节点A和驱动管Tl的控制极被数据信号线上的电压Vref初始化到 Vref;初始化脉冲电压信号Vret为低电平，第二节点B的电压被二极管接法的第四晶体管T4放 电至低电平完成对第二节点B的初始化，从而完成了对第一节点A和第二节点B的初始化。 [0108] (2)在阈值补偿阶段
[0109] 初始化脉冲电压信号Vret从低电平转换为高电平，则第四晶体管T4关断，第三晶体 管T3和第二晶体管T2响应当前行的扫描信号Vscan和发光控制信号Vem的高电平Vh而打开，由 于驱动晶体管Tl的控制极与第一节点A耦合在一起，此时数据信号线上的电压为参考电压 VREF，因此，第一节点A和驱动管的控制极的电压为Vref;第一电平端Vdd通过导通的驱动晶体 管Tl对第二节点B充电直至驱动晶体管Tl截止，此时，第二节点B的电压升高到V REF-VTH，其中 Vt h为驱动晶体管Tl的阈值电压。阈值补偿阶段结束后，驱动晶体管Tl的阈值电压信息被存 储在存储电容Cl两端。为获得高对比度，V ref-Vth可以小于发光元件OLED的阈值电压。
[0110] 其他阶段与实施例一的相应阶段相似，不再赘述。
[0111] 在另一具体实施例中，其驱动时序如图10(b)所示。初始化时T3管保持关断，此时 T4导通，B点被初始化到某一低电平，则A点也被初始化到低电平，完成初始化以后Vret为高 电平，T4管关断，电路开始进入阈值提取阶段;在阈值提取阶段，第三晶体管T3和第二晶体 管T2响应当前行的扫描信号Vscan和发光控制信号Vem的高电平Vh而打开，由于驱动晶体管Tl 的控制极与第一节点A耦合在一起，此时数据信号线上的电压为参考电压VREF，因此，第一节 点A和驱动管的控制极的电压为V ref;第一电平端Vdd通过导通的驱动晶体管Tl对第二节点B 充电直至驱动晶体管Tl截止，此时，第二节点B的电压升高到Vref-Vth，其中Vth为驱动晶体管 Tl的阈值电压。阈值补偿阶段结束后，驱动晶体管Tl的阈值电压信息被存储在存储电容Cl 两端。为获得高对比度，Vref-Vth可以小于发光元件OLED的阈值电压。其他阶段与实施例一的 相应阶段相似，不再赘述。
[0112] 通过以上分析可知，除了可以补偿阈值电压变化和迀移率变化之外，本实施例的 优点还在于少了一根电源线，进而可以减少工艺复杂度，并简化结构。
[0113] 实施例六：
[0114] 请参考图11，为本实施例公开的一种像素电路结构图，与上述各实施例不同之处 在于，本实施例公开的像素电路中还包括第二初始化晶体管(为便于结合图示描述，也称其 为第五晶体管)T5,其作用为在阈值提取阶段为像素电路提供参考电压V REF。第一节点A所需 的参考电压Vref和/或初始化电压由第五晶体管T5传输，数据信号线只提供数据信号Vdata， 由此简化数据线的时序控制，通过合理的设计可以使像素电路的行时间减少，进一步容易 满足高分辨率和高帧频的显示需求。上述实施例一至五均可以在其像素电路结构上作出适 当的修改，以设计出包括第五晶体管T5的对应像素电路，例如，图11所示像素电路即是在实 施例三的像素电路基础上增加第五晶体管T5而得到的具体电路结构，其它实施例也可以按 类似方式设计得到。
[0115]为了减少像素电路的控制信号，可以充分利用上面若干行的扫描信号来进行像素 电路的初始化和阈值提取过程，如果设置每行的行时间等于阈值提取的时间，当前行像素 为第η行，则第四晶体管的控制极可以耦合至第n-2行的扫描信号，第五晶体管T5的控制极 耦合至第n-1行的扫描信号。
[0116] 具体地，本实施例的像素电路与实施例三中的像素电路的不同之处包括:像素电 路还包括第五晶体管T5,第五晶体管T5的控制极親合至第n-1行的扫描信号Vs?[ n-1]，第五 晶体管T5的第一电极耦合至参考电压源信号VREF，第五晶体管T5的第二电极耦合至第一节 点A;第四晶体管T4的控制极親合至第n-2行的扫描信号Vs?[ n-2 ]。
[0117] 图11所示像素电路工作过程中一帧时间T(一帧周期)可分为五个阶段:初始化阶 段、阈值补偿阶段、数据写入阶段、迀移率补偿阶段和发光阶段。结合驱动波形图12对于该 实施例与实施例三不同的地方进行说明。
[0118] (1)初始化阶段
[0119]在初始化阶段，发光控制信号Vem为高电平VH，第二晶体管T2导通，当前行的扫描信 号VS?[n]和第n-1行的扫描信号Vsrn]为低电平Vl，第三晶体管T3和T5晶体管关断，第n-2 行的扫描信号V SCAN[n-2]为高电平VH，第四晶体管T4打开，第二节点B的电压通过第四晶体管 T4放电至低电压VR，由于第一节点A是悬空的，因此，第一节点A的电压也被初始化电压拉低 到某一低电平，从而完成了对第一节点A和第二节点B的初始化。
[0120] (2)在阈值补偿阶段
[0121]第n-2行的扫描信号VSCAN[n-2]从高电平Vh转换为低电平I，第四晶体管T4关断，当前 行的扫描信号VSCAN[n]为低电平VL，第三晶体管T3关断，第五晶体管T5响应第n-1行的扫描信 号VscmM]导通，发光控制信号Vem保持为高电平VH，第二晶体管T2导通，驱动晶体管Tl的控 制极与第一节点A耦合在一起，因此，第一节点A和驱动晶体管Tl的控制极的电压为Vref;第 一电平端Vdd通过导通的驱动晶体管Tl对第二节点B充电直至驱动晶体管Tl截止，此时，第二 节点B的电压升高到V REF-VTH，其中Vth为驱动晶体管Tl的阈值电压。阈值补偿阶段结束后，驱 动晶体管Tl的阈值电压信息被存储在存储电容Cl两端。为获得高对比度，V ref-Vth可以小于 发光元件OLED的阈值电压。
[0122] (3)数据写入阶段
[0123] 发光控制信号Vem为低电平Vl，第二晶体管T2关断，第n-1行的扫描信号VscAN[n-i]和 第n-2行的扫描信号V SCAN[n-2]均为低电平I，第四晶体管T4和第五晶体管T5关断；当前行的 扫描信号V SCAN[n]为高电平VH，第三晶体管T3处于导通状态，数据信号线上提供的信号电压为 数据电压Vdata，该数据电压通过导通的第三晶体管T3刷新第一节点A的电压至V DATA，第二节 点B的电压在第一节点A的电压从Vref充电到Vdata的过程中，通过存储电容Cl和发光元件 OLED的本征电容Ccod的耦合作用被耦合到Vb1 :
[0125]其中，Vb1为第二节点B的电压，Cl和Ccod分别是存储电容Cl和发光元件OLED的本征 电容的电容值。因此，此时第一节点A和第二节点B之间的电压差为
[0127] 其他阶段与实施例一的相应阶段相似，不再赘述。
[0128] 通过以上分析可知，除了可以补偿阈值电压变化和迀移率变化之外，，本实施例虽 然多了一个晶体管，但其充分利用了前面行的扫描信号线，减少了行时间，使得电路相对更 适合大面积高分辨率显示。
[0129] 实施例七：
[0130] 请参考图13,为本实施例公开的一种像素电路结构图，与上述实施例六不同之处 在于，本实施例公开的像素电路中的第五晶体管T5的控制极耦合至扫描控制信号线，第四 晶体管T4的控制极耦合至前面某一行的扫描信号线。随着显示面板频率和分辨率的提高， 每行的行时间越来越短，行时间不足以提供足够的时间来进行阈值提取，因为如果阈值提 取的时间比较短，补偿的精度就会大大降低，因此希望的阈值提取的时间比较长又不增大 行时间，采用本实施例可以满足高分辨率和高帧频的显示需求。
[0131] 假设阈值提取的时间为行时间的a倍，a为整数，则第四晶体管的控制极耦合至第 n_(a+l)行的扫描信号。本实施例以阈值提取时间为行时间的3倍设置(应理解，该倍数不限 于3,其可以是其它数值的倍数），则第四晶体管T4的控制极耦合至第n-4行的扫描信号，第 五晶体管的控制极耦合至扫描控制信号V SC。为了提高阈值提取的精度，可以增大阈值提取 时间。
[0132] 图14为本实施例的像素电路的驱动波形图，下面结合驱动波形图14对本实施例与 实施例六不同的地方进行说明。图13所示像素电路工作过程中一帧时间T(一帧周期）可分 为五个阶段:初始化阶段、阈值补偿阶段、数据写入阶段、迀移率补偿阶段和发光阶段。
[0133] (1)初始化阶段
[0134] 在初始化阶段，发光控制信号Vem为高电平VH，第二晶体管T2导通，当前行的扫描信 号VS? [n]和扫描控制信号Vsc均为低电平VL，第三晶体管T3和T5晶体管关断，第n-4行的扫描 信号V SCAN[n-4]为高电平VH，第四晶体管T4导通，第二节点B的电压通过第四晶体管T4放电至 低电压V R，由于第一节点A是悬空的，因此，第一节点A的电压也被初始化电压拉低到某一低 电平，从而完成了对第一节点A和第二节点B的初始化。
[0135] (2)在阈值补偿阶段
[0136] 第n-4行的扫描控制信号VSCAN[n-4]从高电平Vh转换为低电平VL，第四晶体管T4关断， 当前行的第一扫描控制信号V SCAN[n]为低电平VL，第三晶体管T3关断，第五晶体管T5响应当前 行的扫描控制信号Vsc的高电平导通，发光控制信号Vem保持为高电平V H，第二晶体管T2打开， 驱动晶体管Tl的控制极与第一节点A耦合在一起，因此，第一节点A和驱动管的控制极的电 压为V ref;第一电平端Vdd通过导通的驱动晶体管Tl对第二节点B充电直至驱动晶体管Tl截 止，此时，第二节点B的电压升高到Vref-Vth，其中Vth为驱动晶体管Tl的阈值电压。阈值补偿 阶段结束后，驱动晶体管Tl的阈值电压信息被存储在存储电容Cl两端。为获得高对比度， Vref-Vth可以小于发光兀件OLED的阈值电压。
[0137] (3)数据写入阶段
[0138] 发光控制信号Vem为低电平Vl，第二晶体管T2关断，第n-4行的扫描信号VscAN[n-4]为 低电平I，第四晶体管T4关断；当前行的扫描控制信号V sc为低电平I，第五晶体管T5关断； 当前行的扫描信号VSCAN[n]为高电平VH，第三晶体管T3处于导通状态，数据信号线上提供的信 号电压为数据电压V DATA，该数据电压通过导通的第三晶体管T3刷新第一节点A的电压至 Vdata，第二节点B的电压在第一节点A的电压从Vref充电到Vdata的过程中，通过存储电容Cl和 发光元件OLED的本征电容Qmd的耦合作用被耦合到Vb 1:
[0140]其中，Vb1为第二节点B的电压，Cl和Ccod分别是存储电容Cl和发光元件OL ED的本征 电容的电容值。因此，此时第一节点A和第二节点B之间的电压差为
[0142] 其他阶段与实施例一的相应阶段相似，不再赘述。
[0143] 通过以上分析可知，除了可以补偿阈值电压变化和迀移率变化之外，本实施例虽 然多了一根控制信号线，但行时间进一步缩短为数据写入和迀移率补偿的时间，使得电路 相对更适合大面积高分辨率显示。
[0144] 以上各实施例还可根据具体的情况采用同时发光或者分组驱动的形式来完成电 路的驱动操作，采用同时发光和分组驱动的过程中整个面板或者同组的像素电路的阈值提 取是同时进行的，这样可以缩短每行的有效变成时间，跟适合大面积和高分辨率的显示器 需求。
[0145] 此外，以上实施例应用于本申请实施例的显示装置时，在一种实施例中，扫描线向 对应像素电路提供的扫描信号可以是例如初始化控制信号Vrst、扫描信号V SCAN、发光控制信 号Vem等。其它实施例中，像素电路所需的有些扫描信号也可以通过全局线(例如图15所示） 的方式来提供，比如第一电平端所需的电源线、初始化控制信号V INT所需的初始化控制线Vr 等，本领域技术人员可以依据具体像素电路的需求进行调整。
[0146] 基于上述实施例公开的像素电路，本申请一实施例还公开了一种显示电路驱动方 法，该显示电路采用上述实施例的像素电路，其中像素电路的每一驱动周期包括初始化阶 段、阈值补偿阶段、数据写入阶段，迀移率补偿阶段和发光阶段，驱动方法包括：
[0147] 在初始化阶段，第二晶体管T2导通和第三晶体管T3导通，分别初始化存储电容Cl 两端的电压和驱动晶体管Tl控制极的电压。在其它实施例中，还可以通过导通的第四晶体 管T4和第五晶体管T5辅助初始化存储电容Cl两端的电压。
[0148] 在阈值补偿阶段，第三晶体管T3和/或第五晶体管T5导通，向驱动晶体管Tl控制极 提供参考电压，读取驱动晶体管Tl的阈值电压信息并通过存储电容Cl存储。在一种实施例 中，可以通过第三晶体管T3提供参考电压;在另一种实施例中，也可以通过第五晶体管T5提 供参考电压。
[0149] 在数据写入阶段，第三晶体管T3导通传输数据电压VDATA，通过串联的存储电容和 发光器件的本征电容的分压将数据电压Vdata和阈值电压Vth存储于存储电容Cl两端。
[0150] 在迀移率补偿阶段，第三晶体管T3导通使第一节点A的电压保持为数据电压Vdata， 第二晶体管T2导通使驱动管导通给B点充电，B点电压的改变量只与驱动管的迀移率有关， 与阈值电压无关，通过合理的控制导通时间完成迀移率的补偿。
[0151]在发光阶段，驱动晶体管Tl根据存储电容Cl两端的压差驱动产生驱动电流，并驱 动发光元件OLED发光。
[0152] 本申请实施例提供的像素电路通过源跟随的形式产生驱动晶体管的阈值电压信 息，通过电荷分压的形式在存储电容两端产生驱动晶体管的阈值电压和灰度信息有关的电 压信息以补偿驱动晶体管的阈值电压，完成数据写入以后保持电路其他状态不变提前打开 发光控制管，存储电容两端的信息将改变A V最终形成发光过程中的基准电压。其中，△ V与 阈值电压无关，只与驱动晶体管的迀移率有关从而补偿的迀移率变化。发光过程中，该基准 电压保持不变，使得流过发光器件的驱动电流与驱动晶体管和发光元件的阈值电压无关， 并且利用控制信号交叠改善驱动管的迀移率变化对像素电路亮度均匀性的影响，解决了显 示面板由于阈值电压和迀移率变化造成的显示不均匀问题。
[0153] 以上应用了具体各例对本申请进行阐述，只是用于帮助理解本申请，并不用以限 制本申请。具体实施例中晶体管均采用N型TFT，但是，根据本申请的思想，并在不脱离本申 请的范围内，也可以设计出其他结合P型或者N、P型TFT的像素电路。而且，对于本申请所属 技术领域的技术人员，在不脱离本发明构思的前提下，还可以做出若干简单推演、变形或替 换。
【主权项】
1. 一种像素电路，其特征在于，包括驱动晶体管、发光元件、驱动控制晶体管、数据写入 晶体管和存储电容，其中， 所述驱动晶体管连接所述发光元件，用于驱动所述发光元件发光； 所述数据写入晶体管分别连接数据信号线、信号扫描线、所述驱动控制晶体管和所述 存储电容，用于在所述扫描信号线的扫描信号为有效时，响应所述数据信号线的数据信号 以提供所述数据信号的电压； 所述驱动控制晶体管分别连接发光控制信号线、所述驱动晶体管和所述数据写入晶体 管，用于在响应所述发光控制信号，完成阈值和迀移率的补偿，以及将所述数据写入晶体管 提供的所述数据信号的电压写入所述驱动晶体管； 所述存储电容还连接所述发光元件，用于为所述驱动控制晶体管进行阈值补偿时提供 所述驱动晶体管的阈值电压。2. 如权利要求1所述的像素电路，其特征在于，还包括第一初始化晶体管，所述第一初 始化晶体管连接所述发光元件，用于向所述发光元件的连接所述驱动晶体管的一端提供初 始化电压。3. 如权利要求2所述的像素电路，其特征在于，还包括第二初始化晶体管，所述第二初 始化晶体管连接所述驱动控制晶体管，用于通过所述驱动控制晶体管为所述驱动晶体管提 供所需的参考电压或初始化电压。4. 如权利要求3所述的像素电路，其特征在于， 所述驱动晶体管的控制极连接所述驱动控制晶体管的第二电极，所述驱动晶体管的第 一电极连接第一电平端，所述驱动晶体管的第二电极连接所述发光元件的第一端，所述发 光元件的第二端连接第二电平端； 所述驱动控制晶体管的控制极连接发光控制信号线，所述驱动控制晶体管的第一电极 连接所述数据写入晶体管的第二电极； 所述数据写入晶体管的控制极连接所述扫描信号线，所述数据写入晶体管的第一电极 连接所述数据信号线； 所述存储电容的第一电极端连接所述数据写入晶体管的第二电极，所述存储电容的第 二电极端连接所述发光元件的第一端。5. 如权利要求4所述的像素电路，其特征在于， 所述第一初始化晶体管的控制极连接初始化控制信号，所述第一初始化晶体管的第一 电极连接所述初始化电压或者所述数据信号线或者所述驱动控制晶体管的第一电极或者 驱动控制晶体管的第二电极或者所述第一初始化晶体管的控制极，所述第一初始化晶体管 的第二电极连接所述发光元件的第一端； 或者，所述第一初始化晶体管的控制极连接所述像素电路所在行的前n_(a+l)行的扫 描信号线，η为所述像素电路所在行的行号，a为扫描一行所用时间的整数倍，所述第一初始 化晶体管的第一电极连接所述初始化电压，所述第一初始化晶体管的第二电极连接所述发 光元件的第一端。6. 如权利要求5所述的像素电路，其特征在于， 所述第二初始化晶体管的控制极连接所述像素电路所在行的前一行的扫描信号线或 者扫描控制信号，所述第二初始化晶体管的第一电极连接参考电压，所述第二初始化晶体 管的第二电极连接初始化电压。7. -种像素电路的驱动方法，应用于如权利要求1至6中任一项权利要求所述的像素电 路，其特征在于，所述像素电路的每一驱动周期包括初始化阶段、阈值补偿阶段、数据写入 阶段、迀移率补偿阶段和发光阶段，所述驱动方法包括： 在所述初始化阶段，使所述驱动控制晶体管导通，初始化所述存储电容和所述发光元 件的连接所述驱动晶体管的一端的电压； 在所述阈值补偿阶段，所述驱动控制晶体管保持导通，以便为所述驱动晶体管提供参 考电压，对所述驱动晶体管充电直至所述驱动晶体管关断，提取所述驱动晶体管的阈值电 压并存储于所述存储电容； 在所述数据写入阶段，使所述驱动控制晶体管关断，使所述数据写入晶体管导通，使得 所述发光元件的连接所述驱动晶体管的一端的电压被刷新，所述存储电容存储所述数据写 入晶体管输出的电压和所述发光元件的连接所述驱动晶体管的一端的电压之间的电压差； 在所述迀移率补偿阶段，所述数据写入晶体管保持导通，使所述驱动控制晶体管导通， 所述驱动晶体管导通，所述发光元件的连接所述驱动晶体管的一端的电压经所述驱动晶体 管抬升，使得所述存储电容的两端形成发光过程的基准电压； 在所述发光阶段，使所述数据写入晶体管关断，所述驱动控制晶体管保持导通，所述驱 动晶体管根据所述存储电容两端的电压差产生所需要的发光电流，并驱动所述发光元件发 光。8. -种显示装置，其特征在于，包括： 像素电路矩阵，所述像素电路矩阵包括排列成N行Μ列矩阵的如权利要求1-7任一项所 述的像素电路，Ν和Μ为正整数； 栅极驱动电路，用于产生扫描信号，并通过沿第一方向形成的各行扫描信号线向所述 像素电路提供所需的控制信号； 数据驱动电路，用于产生代表灰度信息的数据信号，并通过沿第二方向形成的各数据 信号线向所述像素电路提供数据信号； 控制器，用于分别向所述栅极驱动电路和所述数据驱动电路提供控制时序。
【专利摘要】本申请涉及显示装置及其像素电路和驱动方法，像素电路包括驱动晶体管、发光元件、驱动控制晶体管、数据写入晶体管和存储电容，其中，驱动晶体管用于驱动发光元件发光；数据写入晶体管用于在扫描信号线的扫描信号为有效时，提供数据信号的电压；驱动控制晶体管用于在响应发光控制信号，完成阈值和迁移率的补偿，以及将所提供的数据信号的电压写入驱动晶体管；存储电容用于为阈值补偿时提供驱动晶体管的阈值电压。本申请通过各晶体管和存储电容的相互配合，完成阈值和迁移率的补偿，解决了显示面板各处驱动晶体管阈值电压不同而导致的显示不均匀问题，可以补偿驱动管迁移率变化造成的显示均匀度降低问题，进一步提高了显示的均匀度。
【IPC分类】G09G3/3258
【公开号】CN105489167
【申请号】CN201510890674
【发明人】张盛东, 王翠翠, 林兴武
【申请人】北京大学深圳研究生院
【公开日】2016年4月13日
【申请日】2015年12月7日
最新回复(0)