Goa电路的制作方法
Goa电路的制作方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种GOA电路。
【背景技术】
[0002]液晶显示器(Liquid Crystal Display，LCD)具有机身薄、省电、无福射等众多优点，得到了广泛的应用。如:液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。
[0003]现有市场上的液晶显示器大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在薄膜晶体管阵列基板(ThinFilm Transistor Array Substrate，TFT Array Substrate)与彩色滤光片基板(ColorFilter，CF)之间灌入液晶分子，并在两片基板上施加驱动电压来控制液晶分子的旋转方向，以将背光模组的光线折射出来产生画面。
[0004]主动矩阵式液晶显不器(ActiveMatrix Liquid Crystal Display，AMLCD)是目前最常用的液晶显示器，包含多个像素，每个像素各受一个薄膜晶体管(Thin FilmTransistor，TFT)的控制，该TFT的栅极连接至沿水平方向延伸的扫描线，漏极连接至沿垂直方向延伸的数据线，源极连接至对应的像素电极。如果在水平方向的某一扫描线上施加足够的正电压，则会使得连接在该条扫描线上的所有TFT打开，将数据线上所加载的数据信号电压写入像素电极中，控制不同液晶的透光度进而达到控制色彩的效果。
[0005]主动矩阵式液晶显示器水平扫描线的驱动(即栅极驱动)最初由外接的集成电路(Integrated Circuit，1C)来完成，外接的1C可以控制各级水平扫描线的逐级充电和放电。G0A技术(Gate Driver on Array)即阵列基板行驱动技术，可以运用液晶显示面板的阵列制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接1C来完成水平扫描线的驱动。G0A技术能减少外接1C的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框的显示产品。
[0006]随着智能手机的普及，消费者对手机屏幕等小尺寸显示器的分辨率要求也越来越高，对于相同尺寸的显示器，更高分辨率意味着更高的像素密度(Pixels Per Inch，PPI)。像素密度越高，显示器对驱动电路信号延迟的要求也越高，尤其在小尺寸显示器中更为明显。然而，现有的G0A电路中存在信号线负载(Loading)过重的问题，并不适于小尺寸、高分辨率的显示器。进一步地，现有的G0A电路功耗较大，如何降低G0A电路的功耗也一直是显示器行业研究的课题。
【发明内容】
[0007]本发明的目的在于提供一种G0A电路，能够适应小尺寸、高分辨率的显示器的工作要求，降低G0A电路的信号线的负载，减弱信号延迟的程度，降低G0A电路的功耗。
[0008]为实现上述目的，本发明提供了一种G0A电路，包括:级联的多级G0A单元，每一级G0A单元均包括:正反向扫描控制模块、输出模块、输出下拉模块、节点控制模块、第二节点信号输入模块、第二节点信号控制模块、稳压模块、及第二电容；
[0009]设η为正整数，除第一级GOA单元、第二级GOA单元、倒数第二级GOA单元、和最后一级G0A单元外，在第η级G0A单元中:
[0010]所述正反向扫描控制模块包括:第九薄膜晶体管，所述第九薄膜晶体管的栅极电性连接于上两级第η-2级G0A单元的输出端，源极接入正向扫描直流控制信号，漏极电性连接于第三节点；以及第十薄膜晶体管，所述第十薄膜晶体管的栅极电性连接于下两级第η+2级G0A单元的输出端，源极接入反向扫描直流控制信号，漏极电性连接于第三节点；
[0011]所述输出模块包括:第七薄膜晶体管，所述第七薄膜晶体管的栅极电性连接于第一节点，源极接入第Μ条时钟信号，漏极电性连接于输出端；以及第一电容，所述第一电容的一端电性连接于第一节点，另一端电性连接于输出端；
[0012]所述输出下拉模块包括:第八薄膜晶体管，所述第八薄膜晶体管的栅极电性连接于第二节点，源极接入第二恒压电位，漏极电性连接于输出端；
[0013]所述节点控制模块包括:第四薄膜晶体管，所述第四薄膜晶体管的栅极接入第Μ条时钟信号，源极电性连接于第三节点，漏极电性连接于第五薄膜晶体管的漏极;第五薄膜晶体管，所述第五薄膜晶体管的栅极电性连接于第二节点，源极接入第二恒压电位；以及第二薄膜晶体管，所述第二薄膜晶体管的栅极电性连接于第三节点，源极电性连接于第二节点，漏极电性连接于第四节点；
[0014]所述第二节点信号输入模块包括:第三薄膜晶体管，所述第三薄膜晶体管的栅极电性连接于第四节点，源极接入第一恒压电位，漏极电性连接于第二节点；
[0015]第二节点信号控制模块包括:第一薄膜晶体管，所述第一薄膜晶体管的栅极接入正向扫描直流控制信号，源极接入第Μ-2条时钟信号，漏极电性连接于第四节点；以及第十一薄膜晶体管，所述第十一薄膜晶体管的栅极接入反向扫描直流控制信号，源极接入第Μ+2条时钟信号，漏极电性连接于第四节点；
[0016]所述稳压模块包括:第六薄膜晶体管，所述第六薄膜晶体管的栅极接入第一恒压电位，源极电性连接于第三节点，漏极电性连接于第一节点；
[0017]所述第二电容的一端电性连接于第二节点，另一端接入第二恒压电位；
[0018]所述正向扫描直流控制信号与反向扫描直流控制信号的电位一高一低，所述第一恒压电位与第二恒压电位的电位一高一低。
[0019]在第一级G0A单元和第二级G0A单元中，所述第九薄膜晶体管的栅极接入电路的起始信号。
[0020]在最后一级G0A单元和倒数第二级G0A单元中，所述第十薄膜晶体管的栅极接入电路的起始信号。
[0021]可选的，各个薄膜晶体管均为Ν型薄膜晶体管，所述第一恒压电位为恒压高电位，所述第二恒压电位为恒压低电位。
[0022]正向扫描时，所述正向扫描直流控制信号为高电位，反向扫描直流控制信号为低电位;反向扫描时，所述正向扫描直流控制信号为低电位，反向扫描直流控制信号为高电位。
[0023]可选的，各个薄膜晶体管均为Ρ型薄膜晶体管，所述第一恒压电位为恒压低电位，所述第二恒压电位为恒压高电位。
[0024]正向扫描时，所述正向扫描直流控制信号为低电位，反向扫描直流控制信号为高电位;反向扫描时，所述正向扫描直流控制信号为高电位，反向扫描直流控制信号为低电位。
[0025]本发明的G0A电路应用于双边驱动隔行扫描架构的显示器，在显示器有效显示区域的左、右两边分别设置一 G0A电路，一边的G0A电路仅包括奇数级G0A单元，另一边的G0A电路仅包括偶数级G0A单元；
[0026]其中一边G0A电路的各级G0A单元接入四条时钟信号:第一条时钟信号、第三条时钟信号、第五条时钟信号、和第七条时钟信号；另一边G0A电路的各级G0A单元接入另四条时钟信号:第二条时钟信号、第四条时钟信号、第六条时钟信号、和第八条时钟信号。
[0027]所述第一、第二、第三、第四、第五、第六、第七、及第八条时钟信号的脉冲周期相同，前一条时钟信号的脉冲信号结束的同时后一条时钟信号的脉冲信号产 生。
[0028]所述第Μ条时钟信号为第一条时钟信号时，所述第M-2条时钟信号为第七条时钟信号;所述第Μ条时钟信号为第二条时钟信号时，所述第Μ-2条时钟信号为第八条时钟信号;所述第Μ条时钟信号为第七条时钟信号时，所述第Μ+2条时钟信号为第一条时钟信号;所述第Μ条时钟信号为第八条时钟信号时，所述第M+2条时钟信号为第二条时钟信号。
[0029]本发明的有益效果:本发明提供的一种G0A电路，设置有正反向扫描控制模块、输出模块、输出下拉模块、节点控制模块、第二节点信号输入模块、第二节点信号控制模块、稳压模块、及第二电容;通过第九和第十薄膜晶体管控制电路的正反向扫描，通过第一和第十一薄膜晶体管控制第二节点的信号输入，实现G0A电路在非工作阶段的低电位输出，通过第二、第四和第五薄膜晶体管实现第一节点与第二节点的相互控制，同时该G0A电路应用于双边驱动隔行扫描架构的显示器，可通过两边的G0A电路分别接入四条不同的时钟信号来降低G0A电路的信号线的负载，减弱信号延迟的程度，降低G0A电路的功耗，从而能够适应小尺寸、高分辨率的显示器的工作要求。
[0030]为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
【附图说明】
[0031]下面结合附图，通过对本发明的【具体实施方式】详细描述，将使本发明的技术方案及其它有益效果显而易见。
[0032]附图中，
[0033]图1为本发明的G0A电路的第一实施例的电路图；
[0034]图2为图1所不G0A电路进彳丁正向扫描时的时序图；
[0035]图3为本发明的G0A电路的第一实施例的第一级G0A单元的电路图；
[0036]图4为本发明的G0A电路的第一实施例的第二级G0A单元的电路图；
[0037]图5为本发明的G0A电路的第一实施例的倒数第二级G0A单元的电路图；
[0038]图6为本发明的G0A电路的第一实施例的最后一级G0A单元的电路图；
[0039]图7为本发明的G0A电路的第二实施例的电路图。
【具体实施方式】
[0040]为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
[0041 ] 请参阅图1或图7，本发明提供一种G0A电路，包括:级联的多级G0A单元，每一级G0A单元均包括:正反向扫描控制模块100、输出模块200、输出下拉模块300、节点控制模块400、第二节点信号输入模块500、第二节点信号控制模块600、稳压模块700、及第二电容C2。
[0042]设η为正整数，除第一级G0A单元、第二级G0A单元、倒数第二级G0A单元、和最后一级G0A单元外，在第η级G0A单元中:
[0043]所述正反向扫描控制模块100包括:第九薄膜晶体管T9，所述第九薄膜晶体管T9的栅极电性连接于上两级第η-2级G0A单元的输出端G(n-2)，源极接入正向扫描直流控制信号U2D，漏极电性连接于第三节点K(n);以及第十薄膜晶体管T10，所述第十薄膜晶体管T10的栅极电性连接于下两级第η+2级G0A单元的输出端G(n+2)，源极接入反向扫描直流控制信号D2U，漏极电性连接于第三节点K(n);
[0044]所述输出模块200包括:第七薄膜晶体管Τ7，所述第七薄膜晶体管Τ7的栅极电性连接于第一节点Q(n)，源极接入第Μ条时钟信号CK(M)，漏极电性连接于输出端G(n);以及第一电容C1，所述第一电容C1的一端电性连接于第一节点Q(n)，另一端电性连接于输出端G(n)；
[0045]所述输出下拉模块300包括:第八薄膜晶体管T8，所述第八薄膜晶体管T8的栅极电性连接于第二节点P(n)，源极接入第二恒压电位，漏极电性连接于输出端G(n);
[0046]所述节点控制模块400包括:第四薄膜晶体管T4，所述第四薄膜晶体管T4的栅极接入第Μ条时钟信号CK(M)，源极电性连接于第三节点K(n)，漏极电性连接于第五薄膜晶体管Τ5的漏极;第五薄膜晶体管Τ5，所述第五薄膜晶体管Τ5的栅极电性连接于第二节点Ρ(η)，源极接入第二恒压电位；以及第二薄膜晶体管Τ2，所述第二薄膜晶体管Τ2的栅极电性连接于第三节点Κ(η)，源极电性连接于第二节点Ρ(η)，漏极电性连接于第四节点Η(η)；
[0047]所述第二节点信号输入模块500包括:第三薄膜晶体管Τ3，所述第三薄膜晶体管Τ3的栅极电性连接于第四节点Η(η)，源极接入第一恒压电位，漏极电性连接于第二节点Ρ(η);
[0048]第二节点信号控制模块600包括:第一薄膜晶体管Τ1，所述第一薄膜晶体管Τ1的栅极接入正向扫描直流控制信号U2D，源极接入第Μ-2条时钟信号CK(M-2)，漏极电性连接于第四节点H(n);以及第十一薄膜晶体管T11，所述第十一薄膜晶体管T11的栅极接入反向扫描直流控制信号D2U，源极接入第M+2条时钟信号CK(M+2)，漏极电性连接于第四节点H(n);
[0049]所述稳压模块700包括:第六薄膜晶体管T6，所述第六薄膜晶体管T6的栅极接入第一恒压电位，源极电性连接于第三节点K(n)，漏极电性连接于第一节点Q(n)；
[0050]所述第二电容C2的一端电性连接于第二节点P(n)，另一端接入第二恒压电位；
[0051]所述正向扫描直流控制信号U2D与反向扫描直流控制信号D2U的电位一高一低，所述第一恒压电位与第二恒压电位的电位一高一低。
[0052]特别地，如图3、图4所示，在第一级G0A单元和第二级G0A单元中，所述第九薄膜晶体管T9的栅极接入电路的起始信号STV;如图5、图6所示，在倒数第二级G0A单元和最后一级G0A单元中，所述第十薄膜晶体管T10的栅极接入电路的起始信号STV。
[0053]可选的，请参阅图1，在本发明的第一实施例中，各个薄膜晶体管均为N型薄膜晶体管，此时，所述第一恒压电位为恒压高电位VGH，所述第二恒压电位为恒压低电位VGL。正向扫描时，所述正向扫描直流控制信号U2D为高电位，反向扫描控直流制信号D2U为低电位;反向扫描时，所述正向扫描直流控制信号U2D为低电位，反向扫描直流控制信号D2U为高电位。
[0054]可选的，请参阅图7，在本发明的第二实施例中，各个薄膜晶体管均为P型薄膜晶体管，此时，所述第一恒压电位为恒压低电位VGL，所述第二恒压电位为恒压高电位VGH;正向扫描时，所述正向扫描直流控制信号U2D为低电位，反向扫描直流控制信号D2U为高电位;反向扫描时，所述正向扫描直流控制信号U2D为高电位，反向扫描直流控制信号D2U为低电位。
[0055]优选的，所述恒压高电位VGH为10V，恒压低电位VGL为-7V;各条时钟信号的脉冲高电位为10V，脉冲低电位为-7V;所述正向扫描直流控制信号U2D在高电位时为10V，在低电位时为-7V，所述反向扫描控制信号D2U在低电位时为-7V，在高电位时为10V。
[0056]进一步地，本发明的G0A电路应用于双边驱动隔行扫描架构的显示器，在显示器左、右两边分别设置一 G0A电路，一边的G0A电路仅包括第一级、第三级、第五级、第七级、和第九级等奇数级G0A单元，另一边的G0A电路仅包括第二级、第四级、第六级、和第八级等偶数级G0A单元；
[0 057]其中一边G0A电路的各级G0A单元接入四条时钟信号:第一条时钟信号CK(1)、第三条时钟信号CK(3)、第五条时钟信号CK(5)、和第七条时钟信号CK(7);另一边G0A电路的各级G0A单元接入另四条时钟信号:第二条时钟信号CK(2)、第四条时钟信号CK(4)、第六条时钟信号CK(6)、和第八条时钟信号CK(8)。
[0058]需要说明的是，当所述第Μ条时钟信号CK(M)为第一条时钟信号CK(1)时，所述第Μ-2 条时钟信号 CK(M-2) 为第七条时钟信号 CK(7); 当所述第Μ条时钟信号CK(M)为第二条时钟信号CK(2)时，所述第M-2条时钟信号CK(M-2)为第八条时钟信号CK(8);当所述第Μ条时钟信号CK(M)为第七条时钟信号CK(7)时，所述第Μ+2条时钟信号CK(M+2)为第一条时钟信号CK(1);当所述第Μ条时钟信号CK(M)为第八条时钟信号CK(8)时，所述第M+2条时钟信号CK(M+2)为第二条时钟信号CK(2)。优选的，在第一级GOA单元中，所述第Μ条时钟信号为第三条时钟信号CK(3)，在第二级G0A单元中，第Μ条时钟信号为第四条时钟信号CK(4)，在第三级G0A单元中，所述第Μ条时钟信号为第五条时钟信号CK(5)，在第四级G0A单元中，第Μ条时钟信号为第六条时钟信号CK(6)，在第五级G0A电路中，所述第Μ条时钟信号为第七条时钟信号CK
(7)，在第六级G0A单元中，第Μ条时钟信号为第八条时钟信号CK(8)，在第七级G0A单元中，所述第Μ条时钟信号为第一条时钟信号CK(1)，在第八级G0A单元中，第Μ条时钟信号为第二条时钟信号CK(2)，依次类推至最后一级G0A单元。
[0059]具体地，如图2所示，所述第一、第二、第三、第四、第五、第六、第七、及第八条时钟信号0((1)、0((2)、0((3)、0((4)、0((5)、0((6)、0((7)、0((8)的脉冲周期相同，前一条时钟信号的脉冲信号结束的同时后一条时钟信号的脉冲信号产生，即所述第一条时钟信号CK
(1)的第一个脉冲首先产生，所述第一时钟信号CK(1)的第一个脉冲结束的同时所述第二条时钟信号CK( 2)的第一个脉冲产生，所述第二条时钟信号CK( 2)的第一个脉冲结束的同时所述第三条时钟信号CK(3)的第一个脉冲产生，所述第三条时钟信号CK(3)的第一个脉冲结束的同时所述第四条时钟信号CK (4)的第一个脉冲产生，所述第四条时钟信号CK (4)的第一个脉冲结束的同时所述第五条时钟信号CK( 5)的第一个脉冲产生;所述第五条时钟信号CK( 5)的第一个脉冲结束的同时所述第六条时钟信号CK(6)的第一个脉冲产生，所述第六条时钟信号CK(6)的第一个脉冲结束的同时所述第七条时钟信号CK(7)的第一个脉冲产生，所述第七条时钟信号CK(7)的第一个脉冲结束的同时所述第八条时钟信号CK(8)的第一个脉冲产生，所述第八条时钟信号CK(8)的第一个脉冲结束的同时所述第一条时钟信号CK(1)的第二个脉冲产生。进一步的，对应到本发明的第一实施例中，即为前一条时钟信号的下降沿与后一条时钟信号的上升沿同时产生;对应到本发明的第二实施例中，即为前一条时钟信号的上升沿与后一条时钟信号的下降沿同时产生。
[0060]请结合图1与图2，下面以本发明G0A电路第一实施例的正向扫描为例，说明本发明的G0A电路的工作过程。
[0061]在本发明的第一实施例中，各个薄膜晶体管均为N型薄膜晶体管，所述第一恒压电位为恒压高电位VGH，所述第二恒压电位为恒压低电位VGL。正向扫描时，所述正向扫描控制信号U2D为高电位，反向扫描控制信号D2U为低电位，图2中所示Q(9)和P(9)代表第九级G0A单元的第一节点和第二节点，具体工作过程如下:
[0062]首先，第η-2级G0A单元的输出端G(n-2)输出高电位(第一级和第二级G0A单元即为电路的启动信号STV为高电位)，第九薄膜晶体管T9打开，第六薄膜晶体管T6受恒压高电位VGH的控制始终打开，高电位的正向扫描控制信号U2D将第一节点Q(n)充电至高电位;受高电位的正向扫描控制信号U2D控制的第一薄膜晶体管T1始终打开，第M-2条时钟信号CK(M-2)提供高电位，第四节点H(n)为高电位，第三薄膜晶体管T3打开，第二节点P(n)充电至高电位，第五和第八薄膜晶体管T5、T8打开，第Μ条时钟信号CK(M)此时提供低电位，第四薄膜晶体管T4关闭，输出端G(n)被下拉至恒压低电位VGL;
[0063]然后，第M-2条时钟信号CK(M-2)和第η-2级G0A单元的输出端G(n-2)变为低电位，第四节点H(n)为低电位，第三薄膜晶体管T3关闭，第一节点Q(n)受第一电容C1的作用保持高电位，受第一节点Q(n)控制的第二薄膜晶体管T2打开，下拉第二节点P(n)至低电位，第五和第八薄膜晶体管T5、T8关闭；
[0064]随后，第Μ条时钟信号CK(M)变为高电位，第七薄膜晶体管Τ7受第一节点Q(n)控制打开，输出端G(n)输出第Μ条时钟信号CK(M)的高电位，在第一电容C1作用下第一节点Q(n)抬升至更高电位，第二节点P(n)仍保持低电位，第五和第八薄膜晶体管T5、T8保持关闭；
[0065]接着，第Μ条时钟信号CK(M)变为低电位，输出端G(n)输出第Μ条时钟信号CK(M)的低电位；
[0066]然后，第η+2级G0A单元的输出端G(η+2)输出高电位，第十薄膜晶体管Τ10打开，通过低电位的反向扫描控制信号D2U下拉第一节点Q(n)至低电位，第七薄膜晶体管Τ7关闭，第二薄膜晶体管T2关闭，第二节点P(n)在第二电容C2作用下保持低电位；
[0067]最后，第M-2条时钟信号CK(M-2)再次变为高电位，第η-2级G0A单元的输出端G(n-2)保持低电位，在第一薄膜晶体管T1的作用下，第四节点H(n)再次变为高电位，第三薄膜晶体管T3打开，受第一节点Q(n)控制的第二薄膜晶体管T2仍关闭，第二节点P(n)再次充电至高电位，第五和第八薄膜晶体管T5、T8打开，至此第二节点P(n)受第二电容C2作用保持高电位，输出端G(n)保持输出低电位。
[0068]反向扫描时的工作过程与正向扫描类似，仅需要将所述正向扫描控制信号U2D变为低电位，反向扫描控制信号D2U变为高电位，扫描的方向由第一级G0A单元向最后一级G0A单元扫描变为最后一级G0A单元向第一级G0A单元扫描，此处不再赘述。
[0069]图7所示的第二实施例与上述第一实施例的具体工作过程类似，仅需要将各信号、节点的电位高低进行调换即可，此处不再赘述。
[0070]综上所述，本发明的GOA电路，设置有正反向扫描控制模块、输出模块、输出下拉模块、节点控制模块、第二节点信号输入模块、第二节点信号控制模块、稳压模块、及第二电容;通过第九和第十薄膜晶体管控制电路的正反向扫描，通过第一和第十一薄膜晶体管控制第二节点的信号输入，实现G0A电路在非工作阶段的低电位输出，通过第二、第四和第五薄膜晶体管实现第一节点与第二节点的相互控制，同时该G0A电路应用于双边驱动隔行扫描架构的显示器，可通过两边的G0A电路分别接入四条不同的时钟信号来降低G0A电路的信号线的负载，减弱信号延迟的程度，降低G0A电路的功耗，从而能够适应小尺寸、高分辨率的显示器的工作要求。
[0071]以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其 他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
【主权项】
1.一种GOA电路，其特征在于，包括:级联的多级G0A单元，每一级G0A单元均包括:正反向扫描控制模块(100)、输出模块(200)、输出下拉模块(300)、节点控制模块(400)、第二节点信号输入模块(500)、第二节点信号控制模块(600)、稳压模块(700)、及第二电容(C2); 设η为正整数，除第一级G0A单元、第二级G0A单元、倒数第二级G0A单元、和最后一级G0A单元外，在第η级G0A单元中: 所述正反向扫描控制模块(100)包括:第九薄膜晶体管(T9)，所述第九薄膜晶体管(T9)的栅极电性连接于上两级第η-2级G0A单元的输出端(G(n-2))，源极接入正向扫描直流控制信号(U2D)，漏极电性连接于第三节点(K(n));以及第十薄膜晶体管(T10)，所述第十薄膜晶体管(Τ10)的栅极电性连接于下两级第η+2级G0A单元的输出端(G(n+2))，源极接入反向扫描直流控制信号(D2U)，漏极电性连接于第三节点(K(n)); 所述输出模块(200)包括:第七薄膜晶体管(Τ7)，所述第七薄膜晶体管(Τ7)的栅极电性连接于第一节点(Q(n))，源极接入第Μ条时钟信号(CK(M))，漏极电性连接于输出端(G(n));以及第一电容(Cl)，所述第一电容(Cl)的一端电性连接于第一节点(Q(n))，另一端电性连接于输出端(G(n)); 所述输出下拉模块(300)包括:第八薄膜晶体管(T8)，所述第八薄膜晶体管(T8)的栅极电性连接于第二节点(P(n))，源极接入第二恒压电位，漏极电性连接于输出端(G(n)); 所述节点控制模块(400)包括:第四薄膜晶体管(T4)，所述第四薄膜晶体管(T4)的栅极接入第Μ条时钟信号(CK(M))，源极电性连接于第三节点(K(n))，漏极电性连接于第五薄膜晶体管(Τ5)的漏极;第五薄膜晶体管(Τ5)，所述第五薄膜晶体管(Τ5)的栅极电性连接于第二节点(Ρ(η))，源极接入第二恒压电位；以及第二薄膜晶体管(Τ2)，所述第二薄膜晶体管(Τ2)的栅极电性连接于第三节点(Κ(η))，源极电性连接于第二节点(Ρ(η))，漏极电性连接于第四节点(Η(η)); 所述第二节点信号输入模块(500)包括:第三薄膜晶体管(Τ3)，所述第三薄膜晶体管(Τ3)的栅极电性连接于第四节点(Η(η))，源极接入第一恒压电位，漏极电性连接于第二节点(Ρ(η)); 第二节点信号控制模块(600)包括:第一薄膜晶体管(Τ1)，所述第一薄膜晶体管(Τ1)的栅极接入正向扫描直流控制信号(U2D)，源极接入第Μ-2条时钟信号(CK(M-2))，漏极电性连接于第四节点(H(n));以及第十一薄膜晶体管(T11)，所述第十一薄膜晶体管(T11)的栅极接入反向扫描直流控制信号(D2U)，源极接入第M+2条时钟信号(CK(M+2))，漏极电性连接于第四节点(H(n)); 所述稳压模块(700)包括:第六薄膜晶体管(T6)，所述第六薄膜晶体管(T6)的栅极接入第一恒压电位，源极电性连接于第三节点(K(n))，漏极电性连接于第一节点(Q(n)); 所述第二电容(C2)的一端电性连接于第二节点(P(n))，另一端接入第二恒压电位； 所述正向扫描直流控制信号(U2D)与反向扫描直流控制信号(D2U)的电位一高一低，所述第一恒压电位与第二恒压电位的电位一高一低。2.如权利要求1所述的G0A电路，其特征在于，在第一级G0A单元和第二级G0A单元中，所述第九薄膜晶体管(T9)的栅极接入电路的起始信号(STV)。3.如权利要求1所述的G0A电路，其特征在于，在最后一级G0A单元和倒数第二级G0A单元中，所述第十薄膜晶体管(T10)的栅极接入电路的起始信号(STV)。4.如权利要求1所述的GOA电路，其特征在于，各个薄膜晶体管均为N型薄膜晶体管，所述第一恒压电位为恒压高电位(VGH)，所述第二恒压电位为恒压低电位(VGL)。5.如权利要求4所述的G0A电路，其特征在于，正向扫描时，所述正向扫描直流控制信号(U2D)为高电位，反向扫描直流控制信号(D2U)为低电位;反向扫描时，所述正向扫描直流控制信号(U2D)为低电位，反向扫描直流控制信号(D2U)为高电位。6.如权利要求1所述的G0A电路，其特征在于，各个薄膜晶体管均为P型薄膜晶体管，所述第一恒压电位为恒压低电位(VGL)，所述第二恒压电位为恒压高电位(VGH)。7.如权利要求6所述的G0A电路，其特征在于，正向扫描时，所述正向扫描直流控制信号(U2D)为低电位，反向扫描直流控制信号(D2U)为高电位;反向扫描时，所述正向扫描直流控制信号(U2D)为高电位，反向扫描直流控制信号(D2U)为低电位。8.如权利要求1所述的G0A电路，其特征在于，应用于双边驱动隔行扫描架构的显示器，在显示器有效显示区域的左、右两边分别设置一 G0A电路，一边的G0A电路仅包括奇数级G0A单元，另一边的G0A电路仅包括偶数级G0A单元； 其中一边G0A电路的各级G0A单元接入四条时钟信号:第一条时钟信号(CK(1))、第三条时钟信号(CK(3))、第五条时钟信号(CK(5))、和第七条时钟信号(CK(7));另一边G0A电路的各级G0A单元接入另四条时钟信号:第二条时钟信号(CK(2))、第四条时钟信号(CK(4))、第六条时钟信号(CK(6))、和第八条时钟信号(CK(8))。9.如权利要求8所述的G0A电路，其特征在于，所述第一、第二、第三、第四、第五、第六、第七、及第八条时钟信号(0((1)、0((2)、0((3)、0((4)、0((5)、0((6)、0((7)、0((8))的脉冲周期相同，前一条时钟信号的脉冲信号结束的同时后一条时钟信号的脉冲信号产生。10.如权利要求8所述的G0A电路，其特征在于，所述第Μ条时钟信号(CK(M))为第一条时钟信号(CK(1))时，所述第M-2条时钟信号(CK(M-2))为第七条时钟信号(CK(7));所述第Μ条时钟信号(CK(M))为第二条时钟信号(CK(2))时，所述第Μ-2条时钟信号(CK(M-2))为第八条时钟信号(CK(8));所述第Μ条时钟信号(CK(M))为第七条时钟信号(CK(7))时，所述第M+2条时钟信号(CK(M+2))为第一条时钟信号(CK( 1));所述第Μ条时钟信号(CK(M))为第八条时钟信号(CK(8))时，所述第M+2条时钟信号(CK(M+2))为第二条时钟信号(CK(2))。
【专利摘要】本发明提供一种GOA电路，设置有正反向扫描控制模块、输出模块、输出下拉模块、节点控制模块、第二节点信号输入模块、第二节点信号控制模块、稳压模块、及第二电容；通过第九和第十薄膜晶体管控制电路的正反向扫描，通过第一和第十一薄膜晶体管控制第二节点的信号输入，通过第二、第四和第五薄膜晶体管实现第一节点与第二节点的相互控制，同时该GOA电路应用于双边驱动隔行扫描架构的显示器，可通过两边的GOA电路分别接入四条不同的时钟信号来降低GOA电路的信号线的负载，减弱信号延迟的程度，降低GOA电路的功耗。
【IPC分类】G09G3/36
【公开号】CN105489180
【申请号】CN201610003068
【发明人】肖军城, 颜尧, 戴荣磊, 曹尚操
【申请人】武汉华星光电技术有限公司
【公开日】2016年4月13日
【申请日】2016年1月4日
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种GOA电路。
【背景技术】
[0002]液晶显示器(Liquid Crystal Display，LCD)具有机身薄、省电、无福射等众多优点，得到了广泛的应用。如:液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。
[0003]现有市场上的液晶显示器大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在薄膜晶体管阵列基板(ThinFilm Transistor Array Substrate，TFT Array Substrate)与彩色滤光片基板(ColorFilter，CF)之间灌入液晶分子，并在两片基板上施加驱动电压来控制液晶分子的旋转方向，以将背光模组的光线折射出来产生画面。
[0004]主动矩阵式液晶显不器(ActiveMatrix Liquid Crystal Display，AMLCD)是目前最常用的液晶显示器，包含多个像素，每个像素各受一个薄膜晶体管(Thin FilmTransistor，TFT)的控制，该TFT的栅极连接至沿水平方向延伸的扫描线，漏极连接至沿垂直方向延伸的数据线，源极连接至对应的像素电极。如果在水平方向的某一扫描线上施加足够的正电压，则会使得连接在该条扫描线上的所有TFT打开，将数据线上所加载的数据信号电压写入像素电极中，控制不同液晶的透光度进而达到控制色彩的效果。
[0005]主动矩阵式液晶显示器水平扫描线的驱动(即栅极驱动)最初由外接的集成电路(Integrated Circuit，1C)来完成，外接的1C可以控制各级水平扫描线的逐级充电和放电。G0A技术(Gate Driver on Array)即阵列基板行驱动技术，可以运用液晶显示面板的阵列制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接1C来完成水平扫描线的驱动。G0A技术能减少外接1C的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框的显示产品。
[0006]随着智能手机的普及，消费者对手机屏幕等小尺寸显示器的分辨率要求也越来越高，对于相同尺寸的显示器，更高分辨率意味着更高的像素密度(Pixels Per Inch，PPI)。像素密度越高，显示器对驱动电路信号延迟的要求也越高，尤其在小尺寸显示器中更为明显。然而，现有的G0A电路中存在信号线负载(Loading)过重的问题，并不适于小尺寸、高分辨率的显示器。进一步地，现有的G0A电路功耗较大，如何降低G0A电路的功耗也一直是显示器行业研究的课题。
【发明内容】
[0007]本发明的目的在于提供一种G0A电路，能够适应小尺寸、高分辨率的显示器的工作要求，降低G0A电路的信号线的负载，减弱信号延迟的程度，降低G0A电路的功耗。
[0008]为实现上述目的，本发明提供了一种G0A电路，包括:级联的多级G0A单元，每一级G0A单元均包括:正反向扫描控制模块、输出模块、输出下拉模块、节点控制模块、第二节点信号输入模块、第二节点信号控制模块、稳压模块、及第二电容；
[0009]设η为正整数，除第一级GOA单元、第二级GOA单元、倒数第二级GOA单元、和最后一级G0A单元外，在第η级G0A单元中:
[0010]所述正反向扫描控制模块包括:第九薄膜晶体管，所述第九薄膜晶体管的栅极电性连接于上两级第η-2级G0A单元的输出端，源极接入正向扫描直流控制信号，漏极电性连接于第三节点；以及第十薄膜晶体管，所述第十薄膜晶体管的栅极电性连接于下两级第η+2级G0A单元的输出端，源极接入反向扫描直流控制信号，漏极电性连接于第三节点；
[0011]所述输出模块包括:第七薄膜晶体管，所述第七薄膜晶体管的栅极电性连接于第一节点，源极接入第Μ条时钟信号，漏极电性连接于输出端；以及第一电容，所述第一电容的一端电性连接于第一节点，另一端电性连接于输出端；
[0012]所述输出下拉模块包括:第八薄膜晶体管，所述第八薄膜晶体管的栅极电性连接于第二节点，源极接入第二恒压电位，漏极电性连接于输出端；
[0013]所述节点控制模块包括:第四薄膜晶体管，所述第四薄膜晶体管的栅极接入第Μ条时钟信号，源极电性连接于第三节点，漏极电性连接于第五薄膜晶体管的漏极;第五薄膜晶体管，所述第五薄膜晶体管的栅极电性连接于第二节点，源极接入第二恒压电位；以及第二薄膜晶体管，所述第二薄膜晶体管的栅极电性连接于第三节点，源极电性连接于第二节点，漏极电性连接于第四节点；
[0014]所述第二节点信号输入模块包括:第三薄膜晶体管，所述第三薄膜晶体管的栅极电性连接于第四节点，源极接入第一恒压电位，漏极电性连接于第二节点；
[0015]第二节点信号控制模块包括:第一薄膜晶体管，所述第一薄膜晶体管的栅极接入正向扫描直流控制信号，源极接入第Μ-2条时钟信号，漏极电性连接于第四节点；以及第十一薄膜晶体管，所述第十一薄膜晶体管的栅极接入反向扫描直流控制信号，源极接入第Μ+2条时钟信号，漏极电性连接于第四节点；
[0016]所述稳压模块包括:第六薄膜晶体管，所述第六薄膜晶体管的栅极接入第一恒压电位，源极电性连接于第三节点，漏极电性连接于第一节点；
[0017]所述第二电容的一端电性连接于第二节点，另一端接入第二恒压电位；
[0018]所述正向扫描直流控制信号与反向扫描直流控制信号的电位一高一低，所述第一恒压电位与第二恒压电位的电位一高一低。
[0019]在第一级G0A单元和第二级G0A单元中，所述第九薄膜晶体管的栅极接入电路的起始信号。
[0020]在最后一级G0A单元和倒数第二级G0A单元中，所述第十薄膜晶体管的栅极接入电路的起始信号。
[0021]可选的，各个薄膜晶体管均为Ν型薄膜晶体管，所述第一恒压电位为恒压高电位，所述第二恒压电位为恒压低电位。
[0022]正向扫描时，所述正向扫描直流控制信号为高电位，反向扫描直流控制信号为低电位;反向扫描时，所述正向扫描直流控制信号为低电位，反向扫描直流控制信号为高电位。
[0023]可选的，各个薄膜晶体管均为Ρ型薄膜晶体管，所述第一恒压电位为恒压低电位，所述第二恒压电位为恒压高电位。
[0024]正向扫描时，所述正向扫描直流控制信号为低电位，反向扫描直流控制信号为高电位;反向扫描时，所述正向扫描直流控制信号为高电位，反向扫描直流控制信号为低电位。
[0025]本发明的G0A电路应用于双边驱动隔行扫描架构的显示器，在显示器有效显示区域的左、右两边分别设置一 G0A电路，一边的G0A电路仅包括奇数级G0A单元，另一边的G0A电路仅包括偶数级G0A单元；
[0026]其中一边G0A电路的各级G0A单元接入四条时钟信号:第一条时钟信号、第三条时钟信号、第五条时钟信号、和第七条时钟信号；另一边G0A电路的各级G0A单元接入另四条时钟信号:第二条时钟信号、第四条时钟信号、第六条时钟信号、和第八条时钟信号。
[0027]所述第一、第二、第三、第四、第五、第六、第七、及第八条时钟信号的脉冲周期相同，前一条时钟信号的脉冲信号结束的同时后一条时钟信号的脉冲信号产 生。
[0028]所述第Μ条时钟信号为第一条时钟信号时，所述第M-2条时钟信号为第七条时钟信号;所述第Μ条时钟信号为第二条时钟信号时，所述第Μ-2条时钟信号为第八条时钟信号;所述第Μ条时钟信号为第七条时钟信号时，所述第Μ+2条时钟信号为第一条时钟信号;所述第Μ条时钟信号为第八条时钟信号时，所述第M+2条时钟信号为第二条时钟信号。
[0029]本发明的有益效果:本发明提供的一种G0A电路，设置有正反向扫描控制模块、输出模块、输出下拉模块、节点控制模块、第二节点信号输入模块、第二节点信号控制模块、稳压模块、及第二电容;通过第九和第十薄膜晶体管控制电路的正反向扫描，通过第一和第十一薄膜晶体管控制第二节点的信号输入，实现G0A电路在非工作阶段的低电位输出，通过第二、第四和第五薄膜晶体管实现第一节点与第二节点的相互控制，同时该G0A电路应用于双边驱动隔行扫描架构的显示器，可通过两边的G0A电路分别接入四条不同的时钟信号来降低G0A电路的信号线的负载，减弱信号延迟的程度，降低G0A电路的功耗，从而能够适应小尺寸、高分辨率的显示器的工作要求。
[0030]为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
【附图说明】
[0031]下面结合附图，通过对本发明的【具体实施方式】详细描述，将使本发明的技术方案及其它有益效果显而易见。
[0032]附图中，
[0033]图1为本发明的G0A电路的第一实施例的电路图；
[0034]图2为图1所不G0A电路进彳丁正向扫描时的时序图；
[0035]图3为本发明的G0A电路的第一实施例的第一级G0A单元的电路图；
[0036]图4为本发明的G0A电路的第一实施例的第二级G0A单元的电路图；
[0037]图5为本发明的G0A电路的第一实施例的倒数第二级G0A单元的电路图；
[0038]图6为本发明的G0A电路的第一实施例的最后一级G0A单元的电路图；
[0039]图7为本发明的G0A电路的第二实施例的电路图。
【具体实施方式】
[0040]为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
[0041 ] 请参阅图1或图7，本发明提供一种G0A电路，包括:级联的多级G0A单元，每一级G0A单元均包括:正反向扫描控制模块100、输出模块200、输出下拉模块300、节点控制模块400、第二节点信号输入模块500、第二节点信号控制模块600、稳压模块700、及第二电容C2。
[0042]设η为正整数，除第一级G0A单元、第二级G0A单元、倒数第二级G0A单元、和最后一级G0A单元外，在第η级G0A单元中:
[0043]所述正反向扫描控制模块100包括:第九薄膜晶体管T9，所述第九薄膜晶体管T9的栅极电性连接于上两级第η-2级G0A单元的输出端G(n-2)，源极接入正向扫描直流控制信号U2D，漏极电性连接于第三节点K(n);以及第十薄膜晶体管T10，所述第十薄膜晶体管T10的栅极电性连接于下两级第η+2级G0A单元的输出端G(n+2)，源极接入反向扫描直流控制信号D2U，漏极电性连接于第三节点K(n);
[0044]所述输出模块200包括:第七薄膜晶体管Τ7，所述第七薄膜晶体管Τ7的栅极电性连接于第一节点Q(n)，源极接入第Μ条时钟信号CK(M)，漏极电性连接于输出端G(n);以及第一电容C1，所述第一电容C1的一端电性连接于第一节点Q(n)，另一端电性连接于输出端G(n)；
[0045]所述输出下拉模块300包括:第八薄膜晶体管T8，所述第八薄膜晶体管T8的栅极电性连接于第二节点P(n)，源极接入第二恒压电位，漏极电性连接于输出端G(n);
[0046]所述节点控制模块400包括:第四薄膜晶体管T4，所述第四薄膜晶体管T4的栅极接入第Μ条时钟信号CK(M)，源极电性连接于第三节点K(n)，漏极电性连接于第五薄膜晶体管Τ5的漏极;第五薄膜晶体管Τ5，所述第五薄膜晶体管Τ5的栅极电性连接于第二节点Ρ(η)，源极接入第二恒压电位；以及第二薄膜晶体管Τ2，所述第二薄膜晶体管Τ2的栅极电性连接于第三节点Κ(η)，源极电性连接于第二节点Ρ(η)，漏极电性连接于第四节点Η(η)；
[0047]所述第二节点信号输入模块500包括:第三薄膜晶体管Τ3，所述第三薄膜晶体管Τ3的栅极电性连接于第四节点Η(η)，源极接入第一恒压电位，漏极电性连接于第二节点Ρ(η);
[0048]第二节点信号控制模块600包括:第一薄膜晶体管Τ1，所述第一薄膜晶体管Τ1的栅极接入正向扫描直流控制信号U2D，源极接入第Μ-2条时钟信号CK(M-2)，漏极电性连接于第四节点H(n);以及第十一薄膜晶体管T11，所述第十一薄膜晶体管T11的栅极接入反向扫描直流控制信号D2U，源极接入第M+2条时钟信号CK(M+2)，漏极电性连接于第四节点H(n);
[0049]所述稳压模块700包括:第六薄膜晶体管T6，所述第六薄膜晶体管T6的栅极接入第一恒压电位，源极电性连接于第三节点K(n)，漏极电性连接于第一节点Q(n)；
[0050]所述第二电容C2的一端电性连接于第二节点P(n)，另一端接入第二恒压电位；
[0051]所述正向扫描直流控制信号U2D与反向扫描直流控制信号D2U的电位一高一低，所述第一恒压电位与第二恒压电位的电位一高一低。
[0052]特别地，如图3、图4所示，在第一级G0A单元和第二级G0A单元中，所述第九薄膜晶体管T9的栅极接入电路的起始信号STV;如图5、图6所示，在倒数第二级G0A单元和最后一级G0A单元中，所述第十薄膜晶体管T10的栅极接入电路的起始信号STV。
[0053]可选的，请参阅图1，在本发明的第一实施例中，各个薄膜晶体管均为N型薄膜晶体管，此时，所述第一恒压电位为恒压高电位VGH，所述第二恒压电位为恒压低电位VGL。正向扫描时，所述正向扫描直流控制信号U2D为高电位，反向扫描控直流制信号D2U为低电位;反向扫描时，所述正向扫描直流控制信号U2D为低电位，反向扫描直流控制信号D2U为高电位。
[0054]可选的，请参阅图7，在本发明的第二实施例中，各个薄膜晶体管均为P型薄膜晶体管，此时，所述第一恒压电位为恒压低电位VGL，所述第二恒压电位为恒压高电位VGH;正向扫描时，所述正向扫描直流控制信号U2D为低电位，反向扫描直流控制信号D2U为高电位;反向扫描时，所述正向扫描直流控制信号U2D为高电位，反向扫描直流控制信号D2U为低电位。
[0055]优选的，所述恒压高电位VGH为10V，恒压低电位VGL为-7V;各条时钟信号的脉冲高电位为10V，脉冲低电位为-7V;所述正向扫描直流控制信号U2D在高电位时为10V，在低电位时为-7V，所述反向扫描控制信号D2U在低电位时为-7V，在高电位时为10V。
[0056]进一步地，本发明的G0A电路应用于双边驱动隔行扫描架构的显示器，在显示器左、右两边分别设置一 G0A电路，一边的G0A电路仅包括第一级、第三级、第五级、第七级、和第九级等奇数级G0A单元，另一边的G0A电路仅包括第二级、第四级、第六级、和第八级等偶数级G0A单元；
[0 057]其中一边G0A电路的各级G0A单元接入四条时钟信号:第一条时钟信号CK(1)、第三条时钟信号CK(3)、第五条时钟信号CK(5)、和第七条时钟信号CK(7);另一边G0A电路的各级G0A单元接入另四条时钟信号:第二条时钟信号CK(2)、第四条时钟信号CK(4)、第六条时钟信号CK(6)、和第八条时钟信号CK(8)。
[0058]需要说明的是，当所述第Μ条时钟信号CK(M)为第一条时钟信号CK(1)时，所述第Μ-2 条时钟信号 CK(M-2) 为第七条时钟信号 CK(7); 当所述第Μ条时钟信号CK(M)为第二条时钟信号CK(2)时，所述第M-2条时钟信号CK(M-2)为第八条时钟信号CK(8);当所述第Μ条时钟信号CK(M)为第七条时钟信号CK(7)时，所述第Μ+2条时钟信号CK(M+2)为第一条时钟信号CK(1);当所述第Μ条时钟信号CK(M)为第八条时钟信号CK(8)时，所述第M+2条时钟信号CK(M+2)为第二条时钟信号CK(2)。优选的，在第一级GOA单元中，所述第Μ条时钟信号为第三条时钟信号CK(3)，在第二级G0A单元中，第Μ条时钟信号为第四条时钟信号CK(4)，在第三级G0A单元中，所述第Μ条时钟信号为第五条时钟信号CK(5)，在第四级G0A单元中，第Μ条时钟信号为第六条时钟信号CK(6)，在第五级G0A电路中，所述第Μ条时钟信号为第七条时钟信号CK
(7)，在第六级G0A单元中，第Μ条时钟信号为第八条时钟信号CK(8)，在第七级G0A单元中，所述第Μ条时钟信号为第一条时钟信号CK(1)，在第八级G0A单元中，第Μ条时钟信号为第二条时钟信号CK(2)，依次类推至最后一级G0A单元。
[0059]具体地，如图2所示，所述第一、第二、第三、第四、第五、第六、第七、及第八条时钟信号0((1)、0((2)、0((3)、0((4)、0((5)、0((6)、0((7)、0((8)的脉冲周期相同，前一条时钟信号的脉冲信号结束的同时后一条时钟信号的脉冲信号产生，即所述第一条时钟信号CK
(1)的第一个脉冲首先产生，所述第一时钟信号CK(1)的第一个脉冲结束的同时所述第二条时钟信号CK( 2)的第一个脉冲产生，所述第二条时钟信号CK( 2)的第一个脉冲结束的同时所述第三条时钟信号CK(3)的第一个脉冲产生，所述第三条时钟信号CK(3)的第一个脉冲结束的同时所述第四条时钟信号CK (4)的第一个脉冲产生，所述第四条时钟信号CK (4)的第一个脉冲结束的同时所述第五条时钟信号CK( 5)的第一个脉冲产生;所述第五条时钟信号CK( 5)的第一个脉冲结束的同时所述第六条时钟信号CK(6)的第一个脉冲产生，所述第六条时钟信号CK(6)的第一个脉冲结束的同时所述第七条时钟信号CK(7)的第一个脉冲产生，所述第七条时钟信号CK(7)的第一个脉冲结束的同时所述第八条时钟信号CK(8)的第一个脉冲产生，所述第八条时钟信号CK(8)的第一个脉冲结束的同时所述第一条时钟信号CK(1)的第二个脉冲产生。进一步的，对应到本发明的第一实施例中，即为前一条时钟信号的下降沿与后一条时钟信号的上升沿同时产生;对应到本发明的第二实施例中，即为前一条时钟信号的上升沿与后一条时钟信号的下降沿同时产生。
[0060]请结合图1与图2，下面以本发明G0A电路第一实施例的正向扫描为例，说明本发明的G0A电路的工作过程。
[0061]在本发明的第一实施例中，各个薄膜晶体管均为N型薄膜晶体管，所述第一恒压电位为恒压高电位VGH，所述第二恒压电位为恒压低电位VGL。正向扫描时，所述正向扫描控制信号U2D为高电位，反向扫描控制信号D2U为低电位，图2中所示Q(9)和P(9)代表第九级G0A单元的第一节点和第二节点，具体工作过程如下:
[0062]首先，第η-2级G0A单元的输出端G(n-2)输出高电位(第一级和第二级G0A单元即为电路的启动信号STV为高电位)，第九薄膜晶体管T9打开，第六薄膜晶体管T6受恒压高电位VGH的控制始终打开，高电位的正向扫描控制信号U2D将第一节点Q(n)充电至高电位;受高电位的正向扫描控制信号U2D控制的第一薄膜晶体管T1始终打开，第M-2条时钟信号CK(M-2)提供高电位，第四节点H(n)为高电位，第三薄膜晶体管T3打开，第二节点P(n)充电至高电位，第五和第八薄膜晶体管T5、T8打开，第Μ条时钟信号CK(M)此时提供低电位，第四薄膜晶体管T4关闭，输出端G(n)被下拉至恒压低电位VGL;
[0063]然后，第M-2条时钟信号CK(M-2)和第η-2级G0A单元的输出端G(n-2)变为低电位，第四节点H(n)为低电位，第三薄膜晶体管T3关闭，第一节点Q(n)受第一电容C1的作用保持高电位，受第一节点Q(n)控制的第二薄膜晶体管T2打开，下拉第二节点P(n)至低电位，第五和第八薄膜晶体管T5、T8关闭；
[0064]随后，第Μ条时钟信号CK(M)变为高电位，第七薄膜晶体管Τ7受第一节点Q(n)控制打开，输出端G(n)输出第Μ条时钟信号CK(M)的高电位，在第一电容C1作用下第一节点Q(n)抬升至更高电位，第二节点P(n)仍保持低电位，第五和第八薄膜晶体管T5、T8保持关闭；
[0065]接着，第Μ条时钟信号CK(M)变为低电位，输出端G(n)输出第Μ条时钟信号CK(M)的低电位；
[0066]然后，第η+2级G0A单元的输出端G(η+2)输出高电位，第十薄膜晶体管Τ10打开，通过低电位的反向扫描控制信号D2U下拉第一节点Q(n)至低电位，第七薄膜晶体管Τ7关闭，第二薄膜晶体管T2关闭，第二节点P(n)在第二电容C2作用下保持低电位；
[0067]最后，第M-2条时钟信号CK(M-2)再次变为高电位，第η-2级G0A单元的输出端G(n-2)保持低电位，在第一薄膜晶体管T1的作用下，第四节点H(n)再次变为高电位，第三薄膜晶体管T3打开，受第一节点Q(n)控制的第二薄膜晶体管T2仍关闭，第二节点P(n)再次充电至高电位，第五和第八薄膜晶体管T5、T8打开，至此第二节点P(n)受第二电容C2作用保持高电位，输出端G(n)保持输出低电位。
[0068]反向扫描时的工作过程与正向扫描类似，仅需要将所述正向扫描控制信号U2D变为低电位，反向扫描控制信号D2U变为高电位，扫描的方向由第一级G0A单元向最后一级G0A单元扫描变为最后一级G0A单元向第一级G0A单元扫描，此处不再赘述。
[0069]图7所示的第二实施例与上述第一实施例的具体工作过程类似，仅需要将各信号、节点的电位高低进行调换即可，此处不再赘述。
[0070]综上所述，本发明的GOA电路，设置有正反向扫描控制模块、输出模块、输出下拉模块、节点控制模块、第二节点信号输入模块、第二节点信号控制模块、稳压模块、及第二电容;通过第九和第十薄膜晶体管控制电路的正反向扫描，通过第一和第十一薄膜晶体管控制第二节点的信号输入，实现G0A电路在非工作阶段的低电位输出，通过第二、第四和第五薄膜晶体管实现第一节点与第二节点的相互控制，同时该G0A电路应用于双边驱动隔行扫描架构的显示器，可通过两边的G0A电路分别接入四条不同的时钟信号来降低G0A电路的信号线的负载，减弱信号延迟的程度，降低G0A电路的功耗，从而能够适应小尺寸、高分辨率的显示器的工作要求。
[0071]以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其 他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
【主权项】
1.一种GOA电路，其特征在于，包括:级联的多级G0A单元，每一级G0A单元均包括:正反向扫描控制模块(100)、输出模块(200)、输出下拉模块(300)、节点控制模块(400)、第二节点信号输入模块(500)、第二节点信号控制模块(600)、稳压模块(700)、及第二电容(C2); 设η为正整数，除第一级G0A单元、第二级G0A单元、倒数第二级G0A单元、和最后一级G0A单元外，在第η级G0A单元中: 所述正反向扫描控制模块(100)包括:第九薄膜晶体管(T9)，所述第九薄膜晶体管(T9)的栅极电性连接于上两级第η-2级G0A单元的输出端(G(n-2))，源极接入正向扫描直流控制信号(U2D)，漏极电性连接于第三节点(K(n));以及第十薄膜晶体管(T10)，所述第十薄膜晶体管(Τ10)的栅极电性连接于下两级第η+2级G0A单元的输出端(G(n+2))，源极接入反向扫描直流控制信号(D2U)，漏极电性连接于第三节点(K(n)); 所述输出模块(200)包括:第七薄膜晶体管(Τ7)，所述第七薄膜晶体管(Τ7)的栅极电性连接于第一节点(Q(n))，源极接入第Μ条时钟信号(CK(M))，漏极电性连接于输出端(G(n));以及第一电容(Cl)，所述第一电容(Cl)的一端电性连接于第一节点(Q(n))，另一端电性连接于输出端(G(n)); 所述输出下拉模块(300)包括:第八薄膜晶体管(T8)，所述第八薄膜晶体管(T8)的栅极电性连接于第二节点(P(n))，源极接入第二恒压电位，漏极电性连接于输出端(G(n)); 所述节点控制模块(400)包括:第四薄膜晶体管(T4)，所述第四薄膜晶体管(T4)的栅极接入第Μ条时钟信号(CK(M))，源极电性连接于第三节点(K(n))，漏极电性连接于第五薄膜晶体管(Τ5)的漏极;第五薄膜晶体管(Τ5)，所述第五薄膜晶体管(Τ5)的栅极电性连接于第二节点(Ρ(η))，源极接入第二恒压电位；以及第二薄膜晶体管(Τ2)，所述第二薄膜晶体管(Τ2)的栅极电性连接于第三节点(Κ(η))，源极电性连接于第二节点(Ρ(η))，漏极电性连接于第四节点(Η(η)); 所述第二节点信号输入模块(500)包括:第三薄膜晶体管(Τ3)，所述第三薄膜晶体管(Τ3)的栅极电性连接于第四节点(Η(η))，源极接入第一恒压电位，漏极电性连接于第二节点(Ρ(η)); 第二节点信号控制模块(600)包括:第一薄膜晶体管(Τ1)，所述第一薄膜晶体管(Τ1)的栅极接入正向扫描直流控制信号(U2D)，源极接入第Μ-2条时钟信号(CK(M-2))，漏极电性连接于第四节点(H(n));以及第十一薄膜晶体管(T11)，所述第十一薄膜晶体管(T11)的栅极接入反向扫描直流控制信号(D2U)，源极接入第M+2条时钟信号(CK(M+2))，漏极电性连接于第四节点(H(n)); 所述稳压模块(700)包括:第六薄膜晶体管(T6)，所述第六薄膜晶体管(T6)的栅极接入第一恒压电位，源极电性连接于第三节点(K(n))，漏极电性连接于第一节点(Q(n)); 所述第二电容(C2)的一端电性连接于第二节点(P(n))，另一端接入第二恒压电位； 所述正向扫描直流控制信号(U2D)与反向扫描直流控制信号(D2U)的电位一高一低，所述第一恒压电位与第二恒压电位的电位一高一低。2.如权利要求1所述的G0A电路，其特征在于，在第一级G0A单元和第二级G0A单元中，所述第九薄膜晶体管(T9)的栅极接入电路的起始信号(STV)。3.如权利要求1所述的G0A电路，其特征在于，在最后一级G0A单元和倒数第二级G0A单元中，所述第十薄膜晶体管(T10)的栅极接入电路的起始信号(STV)。4.如权利要求1所述的GOA电路，其特征在于，各个薄膜晶体管均为N型薄膜晶体管，所述第一恒压电位为恒压高电位(VGH)，所述第二恒压电位为恒压低电位(VGL)。5.如权利要求4所述的G0A电路，其特征在于，正向扫描时，所述正向扫描直流控制信号(U2D)为高电位，反向扫描直流控制信号(D2U)为低电位;反向扫描时，所述正向扫描直流控制信号(U2D)为低电位，反向扫描直流控制信号(D2U)为高电位。6.如权利要求1所述的G0A电路，其特征在于，各个薄膜晶体管均为P型薄膜晶体管，所述第一恒压电位为恒压低电位(VGL)，所述第二恒压电位为恒压高电位(VGH)。7.如权利要求6所述的G0A电路，其特征在于，正向扫描时，所述正向扫描直流控制信号(U2D)为低电位，反向扫描直流控制信号(D2U)为高电位;反向扫描时，所述正向扫描直流控制信号(U2D)为高电位，反向扫描直流控制信号(D2U)为低电位。8.如权利要求1所述的G0A电路，其特征在于，应用于双边驱动隔行扫描架构的显示器，在显示器有效显示区域的左、右两边分别设置一 G0A电路，一边的G0A电路仅包括奇数级G0A单元，另一边的G0A电路仅包括偶数级G0A单元； 其中一边G0A电路的各级G0A单元接入四条时钟信号:第一条时钟信号(CK(1))、第三条时钟信号(CK(3))、第五条时钟信号(CK(5))、和第七条时钟信号(CK(7));另一边G0A电路的各级G0A单元接入另四条时钟信号:第二条时钟信号(CK(2))、第四条时钟信号(CK(4))、第六条时钟信号(CK(6))、和第八条时钟信号(CK(8))。9.如权利要求8所述的G0A电路，其特征在于，所述第一、第二、第三、第四、第五、第六、第七、及第八条时钟信号(0((1)、0((2)、0((3)、0((4)、0((5)、0((6)、0((7)、0((8))的脉冲周期相同，前一条时钟信号的脉冲信号结束的同时后一条时钟信号的脉冲信号产生。10.如权利要求8所述的G0A电路，其特征在于，所述第Μ条时钟信号(CK(M))为第一条时钟信号(CK(1))时，所述第M-2条时钟信号(CK(M-2))为第七条时钟信号(CK(7));所述第Μ条时钟信号(CK(M))为第二条时钟信号(CK(2))时，所述第Μ-2条时钟信号(CK(M-2))为第八条时钟信号(CK(8));所述第Μ条时钟信号(CK(M))为第七条时钟信号(CK(7))时，所述第M+2条时钟信号(CK(M+2))为第一条时钟信号(CK( 1));所述第Μ条时钟信号(CK(M))为第八条时钟信号(CK(8))时，所述第M+2条时钟信号(CK(M+2))为第二条时钟信号(CK(2))。
【专利摘要】本发明提供一种GOA电路，设置有正反向扫描控制模块、输出模块、输出下拉模块、节点控制模块、第二节点信号输入模块、第二节点信号控制模块、稳压模块、及第二电容；通过第九和第十薄膜晶体管控制电路的正反向扫描，通过第一和第十一薄膜晶体管控制第二节点的信号输入，通过第二、第四和第五薄膜晶体管实现第一节点与第二节点的相互控制，同时该GOA电路应用于双边驱动隔行扫描架构的显示器，可通过两边的GOA电路分别接入四条不同的时钟信号来降低GOA电路的信号线的负载，减弱信号延迟的程度，降低GOA电路的功耗。
【IPC分类】G09G3/36
【公开号】CN105489180
【申请号】CN201610003068
【发明人】肖军城, 颜尧, 戴荣磊, 曹尚操
【申请人】武汉华星光电技术有限公司
【公开日】2016年4月13日
【申请日】2016年1月4日
最新回复(0)