一种用于液晶面板的像素驱动电路的制作方法
一种用于液晶面板的像素驱动电路的制作方法
【技术领域】
[0001] 本发明涉及一种液晶显示技术，尤其涉及一种用于液晶面板的像素驱动电路。
【背景技术】
[0002] 对于液晶显示器来说，液晶分子不能够一直固定在某一个电压不变，否则时间久 了，即使将电压取消掉，液晶分子会因为特性的破坏，而无法再跟随电场的变化来转动，以 形成不同的灰阶。一般来说，液晶显示器的显示电压分为两种极性，一个是正极性 (positive polarity)，另一个是负极性(negative polarity)。当像素电极的电压高于公 用电极(common electrode)电压时，就称之为正极性；当像素电极的电压低于公用电极的 电压时，就称之为负极性。不管是正极性或是负极性，都会有一组相同亮度的灰阶。施加在 液晶分子上的电场是有方向性的，若在不同的时间以相反方向的电场施加在液晶上，则称 为"极性反转"。在大部分情况下，由于两电极的间距为常数，电场方向对应到电位差的正 负，因此极性反转也意味着对液晶分子施加正值和负值的电位差。
[0003] 在现有技术中，液晶面板的分辨率越来越高，这就要求像素的尺寸越来越小。对于 GOA(Gate On Array，阵列基板行驱动）电路的设计往往使用交错式单边驱动的方式，使得 边框更小。然而，当液晶面板的尺寸继续加大时，内部的RC负载(RC loading)亦随之增加， GOA波形从头到尾的下降时间（falling time)差异也相应增加。试验表明，当采用扫描线交 错单边驱动时，例如，上一行扫描线的驱动信号自左向右传送，且下一行扫描线的驱动信号 自右向左传送，GOA波形中的偶数行扫描线的信号最前端会出现在对应的奇数行扫描线的 信号最尾端，影响了像素的充电率和阈值电压，使得像素的稳态电压差异过大。举例而言， 当像素间相差8个灰阶（即，电压差异大于50mV)，亮暗纹就容易被看到；当像素间相差11个 灰阶(即，电压差异大于72mV)，小马赛克就容易被看到，而这对显示画面的品质较为不利。
[0004] 有鉴于此，如何设计一种用于液晶面板的像素驱动电路，以解决交错式单边驱动 时存在的亮暗纹或小马赛克等不良情形，从而克服现有技术中的上述缺陷或不足，是业内 相关技术人员亟待解决的一项课题。
【发明内容】
[0005] 针对现有技术的用于液晶面板的像素驱动电路所存在的上述缺陷，本发明提供一 种新颖的、可改善亮暗线等不良情形的像素驱动电路。
[0006] 依据本发明的一个方面，提供了一种用于液晶面板的像素驱动电路，包括沿水平 方向延伸的多条扫描线、沿垂直方向延伸的多条数据线以及由相邻两扫描线与相邻两数据 线定义的多个像素，每一像素对应的开关管包括一栅极、一源极和一漏极，该栅极电性耦接 至一扫描线，该源极电性耦接至一数据线，其中，
[0007] 所述扫描线的驱动方式采用Zig-Zag架构，位于同一排的多个像素中的一部分开 关管电性耦接至前一行扫描线且另一部分开关管电性耦接至下一行扫描线。
[0008] 在其中的一实施例，所述像素驱动电路采用IV列反转的驱动方式。
[0009] 在其中的一实施例，相同列的数据线施加的灰阶信号极性相同，且相邻两列的数 据线施加的灰阶信号极性相反。
[0010] 在其中的一实施例，所述液晶面板包括4 X 6像素矩阵，每一排的像素依次包括一 第一红色子像素、一第一绿色子像素、一第一蓝色子像素、一第二红色子像素、一第二绿色 子像素和一第二蓝色子像素，其中，所述第一红色子像素和所述第二红色子像素的灰阶信 号极性相反;所述第一绿色子像素和所述第二绿色子像素的灰阶信号极性相反;所述第一 蓝色子像素和所述第二蓝色子像素的灰阶信号极性相反。
[0011] 在其中的一实施例，所述数据线的驱动方式采用Zig-Zag架构，位于同一列的多个 像素的一部分开关管电性耦接至前一列数据线且另一部分开关管电性耦接至下一列数据 线。
[0012] 在其中的一实施例，所述像素驱动电路采用(2V+1)行反转的驱动方式。
[0013] 在其中的一实施例，所述液晶面板包括4 X 6像素矩阵，每一排的像素依次包括一 第一红色子像素、一第一绿色子像素、一第一蓝色子像素、一第二红色子像素、一第二绿色 子像素和一第二蓝色子像素，其中，前一列的头两个像素以及后一列的后两个像素各自的 开关管电性耦接至同一列的数据线。
[0014] 在其中的一实施例，所述第一红色子像素和所述第二红色子像素的灰阶信号极性 相反，所述第一绿色子像素和所述第二绿色子像素的灰阶信号极性相反，以及所述第一蓝 色子像素和所述第二蓝色子像素的灰阶信号极性相反。
[0015] 在其中的一实施例，奇数行扫描线提供的扫描信号驱动所述开关管的方向与偶数 行扫描线提供的扫描信号驱动所述开关管的方向相反。
[0016] 采用本发明的用于液晶面板的像素驱动电路，其包括沿水平方向延伸的多条扫描 线、沿垂直方向延伸的多条数据线以及由相邻两扫描线与相邻两数据线定义的多个像素， 上述扫描线的驱动方式采用Zig-Zag架构，位于同一排的多个像素中的一部分开关管电性 耦接至前一行扫描线且另一部分开关管电性耦接至下一行扫描线。相比于现有技术，本发 明对扫描线提供的驱动信号采用Zig-Zag架构，并且扫描线对相邻两行的部分开关管同时 施加栅极控制信号，可提高灰阶差值，减少交错带来的亮暗线问题。
【附图说明】
[0017] 读者在参照附图阅读了本发明的【具体实施方式】以后，将会更清楚地了解本发明的 各个方面。其中，
[0018] 图1示出现有技术中的一种用于液晶面板的像素驱动电路的结构示意图；
[0019] 图2示出依据本发明的一实施方式，扫描线为Zig-Zag架构的像素驱动电路的结构 示意图；
[0020] 图3A和图3B分别示出用于确认亮暗纹与马赛克的灰阶阈值的测试示意图；以及
[0021] 图4示出依据本发明的另一实施方式，扫描线为Zig-Zag架构且数据线为Zig-Zag 架构的像素驱动电路的结构示意图。
【具体实施方式】
[0022] 为了使本申请所揭示的技术内容更加详尽与完备，可参照附图以及本发明的下述 各种具体实施例，附图中相同的标记代表相同或相似的组件。然而，本领域的普通技术人员 应当理解，下文中所提供的实施例并非用来限制本发明所涵盖的范围。此外，附图仅仅用于 示意性地加以说明，并未依照其原尺寸进行绘制。
[0023] 下面参照附图，对本发明各个方面的【具体实施方式】作进一步的详细描述。
[0024] 图1示出现有技术中的一种用于液晶面板的像素驱动电路的结构示意图。
[0025]参照图1，该像素驱动电路包括沿水平方向延伸的多条扫描线（SI~S4)、沿垂直方 向延伸的多条数据线(Dl~D7)以及由相邻两扫描线与相邻两数据线定义的多个像素。每一 像素对应的开关管(诸如薄膜晶体管)包括一栅极、一源极和一漏极，其中，薄膜晶体管的栅 极电性耦接至一扫描线，薄膜晶体管的源极电性耦接至一数据线，薄膜晶体管的漏极电性 耦接至一像素电极。
[0026] 在图1中，像素驱动电路采用交错式的单边驱动方式。具体而言，扫描线Sl提供的 扫描信号自左向右依次驱动薄膜晶体管？12、？13、？14、？15、？16和？17。扫描线52提供的扫描 信号自右向左依次驱动薄膜晶体管?26、？25、？24、？23、？22和?21。由此可知，第一排的所有 像素对应的薄膜晶体管均由扫描线Sl予以驱动，第二排的所有像素对应的薄膜晶体管均由 扫描线S2予以驱动，即称为"单边驱动"。另外，第一排的扫描信号自左向右传送，第二排的 扫描信号自右向左传送，即称为"交错式"。类似地，扫描线S3同时驱动薄膜晶体管P32~ P37,扫描线S4同时驱动薄膜晶体管P41~P46,且扫描线S3提供的扫描信号驱动薄膜晶体管 P32~P37的方向与扫描线S4提供的扫描信号驱动薄膜晶体管P41~P46的方向相反。
[0027] 如【背景技术】部分所述，在图1的驱动电路架构中，扫描线Sl的驱动信号自左向右传 送，扫描线S2的驱动信号自右向左传送，以及扫描线S3的驱动信号自左向右传送，扫描线S4 的驱动信号自右向左传送，偶数行扫描线S2的信号最前端会出现在对应的奇数行扫描线Sl 的信号最尾端，这会影响像素的充电率和阈值电压，使像素的稳态电压差异过大，进而出现 亮暗纹或小马赛克等不良情形。
[0028] 为了解决现有技术中的上述问题，本发明提出了一种新的像素驱动架构。图2示出 依据本发明的一实施方式，扫描线为Zig-Zag架构的像素驱动电路的结构示意图。
[0029] 参照图2,在该实施方式中，扫描线的驱动方式采用Zig-Zag架构，位于同一排的多 个像素中的一部分开关管电性耦接至 前一行扫描线且另一部分开关管电性耦接至下一行 扫描线。以第一排为例，其包括第一红色子像素 Rl、第一绿色子像素 Gl和第一蓝色子像素 Bl，以及第二红色子像素 R2、第二绿色子像素 G2和第二蓝色子像素 B2。
[0030] 其中，第一红色子像素 Rl对应薄膜晶体管P12。薄膜晶体管P12的栅极电性耦接至 扫描线Sl，薄膜晶体管P12的源极电性耦接至数据线D2。类似地，第一绿色子像素 Gl对应薄 膜晶体管P23。薄膜晶体管P23的栅极电性耦接至扫描线S2,薄膜晶体管P23的源极电性耦接 至数据线D3。由此可知，该排像素的第一红色子像素 Rl对应的薄膜晶体管P12的栅极和源极 分别电性耦接至扫描线Sl和D2,与之相邻的第一绿色子像素 Gl对应的薄膜晶体管P23的栅 极和源极分别电性耦接至扫描线S2和D3。亦即，薄膜晶体管P23的栅极连接至扫描线Sl的下 一行扫描线S2,薄膜晶体管P23的源极电性耦接至数据线D2的下一列数据线D3。由于扫描线 S2的信号自左向右传送，扫描线S3的信号自右向左传送，当它们共同地驱动同一排的像素 时，这种架构通常也可称之为交错式的双边驱动结构(或Zig-Zag结构）。
[0031] 在一具体实施例，该像素驱动电路采用IV列反转的驱动方式。较佳地，相同列的数 据线施加的灰阶信号极性相同，且相邻两列的数据线施加的灰阶信号极性相反。例如，数据 线D2分别电性耦接至薄膜晶体管P12、P22、P32和P42各自的源极，其灰阶信号均为正极性。 又如，数据线D3分别电性耦接至薄膜晶体管P23、P33、P43和P53各自的源极，其灰阶信号均 为负极性，且相邻两列数据线D2和D3施加的灰阶信号的极性相反。
[0032]在一具体实施例，该像素驱动电路的每一排包括相同颜色的偶数个子像素。例如， 针对4 X 6像素矩阵，每一排的像素依次包括第一红色子像素 Rl、第一绿色子像素 Gl、第一蓝 色子像素 B1、第二红色子像素 R2、第二绿色子像素 G2和第二蓝色子像素 B2。红色子像素 Rl和 R2的灰阶信号极性相反，绿色子像素 Gl和G2的灰阶信号极性相反，蓝色子像素 Bl和B2的灰 阶信号极性相反，以维持极性平衡。
[0033]图3A和图3B分别示出用于确认亮暗纹与马赛克的灰阶阈值的测试示意图。参照图 3A，以灰阶L-127为基准，通过调变灰阶L-X的数值大小来确认当灰阶减小至多少时才会出 现亮暗纹。同样，参照图3B，以灰阶L-127为基准，通过调变灰阶L-Y的数值大小来确认当灰 阶减小至多少时才会出现马赛克。测试环境为液晶面板的分辨率为1280*1024,以下透过表 1来具体说明不同灰阶时的电压差异情况。
[0036]由表1可以看出，以灰阶127为参考基准，当灰阶调整至119或更小值时，电压差异 超过50mV，亮暗纹就容易被看到，此时的像素间相差8个或以上的灰阶；当灰阶调整至116或 更小值时，电压差异超过72mV，小马赛克就容易被看到，此时的像素间相差11个或以上的灰 阶，而会对显示画面的品质较为不利。实验数据表明，透过采用本发明的扫描线为Zig-Zag 驱动方式的电路架构，灰阶差至少可以提高3个灰阶，从而进一步改善或减少交错驱动带来 的壳暗纹等不良情形。
[0037]图4示出依据本发明的另一实施方式，扫描线为Zig-Zag架构且数据线为Zig-Zag 架构的像素驱动电路的结构示意图。
[0038]参照图4,在该实施方式中，除了扫描线为Zig-Zag架构之外，数据线也采用了Zig-Zag 架构。位于同一列的多个像素的一部分开关管电性耦接至前一列数据线且另一部分开 关管电性耦接至下一列数据线。
[0039] 以第一列的像素为例，前两个像素对应的薄膜晶体管P12和P22均电性耦接至数据 线D2,而后两个像素对应的薄膜晶体管P41和P51均电性耦接至数据线D1。再者以第五列的 像素为例，前两个像素对应的薄膜晶体管P16和P26均电性耦接至数据线D6,而后两个像素 对应的薄膜晶体管P45和P55均电性耦接至数据线D5。
[0040] 在一具体实施例，该像素驱动电路采用(2V+1)行反转的驱动方式。例如，在图4中， 每一排的像素依次包括第一红色子像素 Rl、第一绿色子像素 Gl、第一蓝色子像素 Bl、第二红 色子像素 R2、第二绿色子像素 G2和第二蓝色子像素 B2。第一排像素和第二排像素的信号极 性依次为负极性、正极性、负极性、正极性、负极性和正极性，而第三排像素和第四排像素的 信号极性依次为正极性、负极性、正极性、负极性、正极性和负极性。
[0041] 采用本发明的用于液晶面板的像素驱动电路，其包括沿水平方向延伸的多条扫描 线、沿垂直方向延伸的多条数据线以及由相邻两扫描线与相邻两数据线定义的多个像素， 上述扫描线的驱动方式采用Zig-Zag架构，位于同一排的多个像素中的一部分开关管电性 耦接至前一行扫描线且另一部分开关管电性耦接至下一行扫描线。相比于现有技术，本发 明对扫描线提供的驱动信号采用Zig-Zag架构，并且扫描线对相邻两行的部分开关管同时 施加栅极控制信号，可提高灰阶差值，减少交错带来的亮暗线问题。
[0042] 上文中，参照附图描述了本发明的【具体实施方式】。但是，本领域中的普通技术人员 能够理解，在不偏离本发明的精神和范围的情况下，还可以对本发明的【具体实施方式】作各 种变更和替换。这些变更和替换都落在本发明权利要求书所限定的范围内。
【主权项】
1. 一种用于液晶面板的像素驱动电路，包括沿水平方向延伸的多条扫描线、沿垂直方 向延伸的多条数据线以及由相邻两扫描线与相邻两数据线定义的多个像素，每一像素对应 的开关管包括一栅极、一源极和一漏极，该栅极电性耦接至一扫描线，该源极电性耦接至一 数据线，其特征在于， 所述扫描线的驱动方式采用Zig-Zag架构，位于同一排的多个像素中的一部分开关管 电性耦接至前一行扫描线且另一部分开关管电性耦接至下一行扫描线。2. 根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路采用IV列反转 的驱动方式。3. 根据权利要求2所述的像素驱动电路，其特征在于，相同列的数据线施加的灰阶信号 极性相同，且相邻两列的数据线施加的灰阶信号极性相反。4. 根据权利要求3所述的像素驱动电路，其特征在于，所述液晶面板包括4X6像素矩 阵，每一排的像素依次包括一第一红色子像素、一第一绿色子像素、一第一蓝色子像素、一 第二红色子像素、一第二绿色子像素和一第二蓝色子像素，其中， 所述第一红色子像素和所述第二红色子像素的灰阶信号极性相反； 所述第一绿色子像素和所述第二绿色子像素的灰阶信号极性相反； 所述第一蓝色子像素和所述第二蓝色子像素的灰阶信号极性相反。5. 根据权利要求1所述的像素驱动电路，其特征在于，所述数据线的驱动方式采用Zig-Zag架构 ，位于同一列的多个像素的一部分开关管电性耦接至前一列数据线且另一部分开 关管电性耦接至下一列数据线。6. 根据权利要求5所述的像素驱动电路，其特征在于，所述像素驱动电路采用（2V+1)行 反转的驱动方式。7. 根据权利要求6所述的像素驱动电路，其特征在于，所述液晶面板包括4X6像素矩 阵，每一排的像素依次包括一第一红色子像素、一第一绿色子像素、一第一蓝色子像素、一 第二红色子像素、一第二绿色子像素和一第二蓝色子像素，其中， 前一列的头两个像素以及后一列的后两个像素各自的开关管电性耦接至同一列的数 据线。8. 根据权利要求7所述的像素驱动电路，其特征在于，所述第一红色子像素和所述第二 红色子像素的灰阶信号极性相反，所述第一绿色子像素和所述第二绿色子像素的灰阶信号 极性相反，以及所述第一蓝色子像素和所述第二蓝色子像素的灰阶信号极性相反。9. 根据权利要求1所述的像素驱动电路，其特征在于，奇数行扫描线提供的扫描信号驱 动所述开关管的方向与偶数行扫描线提供的扫描信号驱动所述开关管的方向相反。
【专利摘要】本发明提供一种用于液晶面板的像素驱动电路，包括沿水平方向延伸的多条扫描线、沿垂直方向延伸的多条数据线以及由相邻两扫描线与相邻两数据线定义的多个像素。每一像素对应的开关管包括栅极、源极和漏极，该栅极电性耦接至一扫描线，该源极电性耦接至一数据线。扫描线的驱动方式采用Zig-Zag架构，位于同一排的多个像素中的一部分开关管电性耦接至前一行扫描线且另一部分开关管电性耦接至下一行扫描线。相比于现有技术，本发明对扫描线提供的驱动信号采用Zig-Zag架构，并且扫描线对相邻两行的部分开关管同时施加栅极控制信号，可提高灰阶差值，减少交错带来的亮暗线问题。
【IPC分类】G09G3/36
【公开号】CN105489183
【申请号】CN201610037014
【发明人】王澄光, 陈世敏
【申请人】友达光电股份有限公司
【公开日】2016年4月13日
【申请日】2016年1月20日
【技术领域】
[0001] 本发明涉及一种液晶显示技术，尤其涉及一种用于液晶面板的像素驱动电路。
【背景技术】
[0002] 对于液晶显示器来说，液晶分子不能够一直固定在某一个电压不变，否则时间久 了，即使将电压取消掉，液晶分子会因为特性的破坏，而无法再跟随电场的变化来转动，以 形成不同的灰阶。一般来说，液晶显示器的显示电压分为两种极性，一个是正极性 (positive polarity)，另一个是负极性(negative polarity)。当像素电极的电压高于公 用电极(common electrode)电压时，就称之为正极性；当像素电极的电压低于公用电极的 电压时，就称之为负极性。不管是正极性或是负极性，都会有一组相同亮度的灰阶。施加在 液晶分子上的电场是有方向性的，若在不同的时间以相反方向的电场施加在液晶上，则称 为"极性反转"。在大部分情况下，由于两电极的间距为常数，电场方向对应到电位差的正 负，因此极性反转也意味着对液晶分子施加正值和负值的电位差。
[0003] 在现有技术中，液晶面板的分辨率越来越高，这就要求像素的尺寸越来越小。对于 GOA(Gate On Array，阵列基板行驱动）电路的设计往往使用交错式单边驱动的方式，使得 边框更小。然而，当液晶面板的尺寸继续加大时，内部的RC负载(RC loading)亦随之增加， GOA波形从头到尾的下降时间（falling time)差异也相应增加。试验表明，当采用扫描线交 错单边驱动时，例如，上一行扫描线的驱动信号自左向右传送，且下一行扫描线的驱动信号 自右向左传送，GOA波形中的偶数行扫描线的信号最前端会出现在对应的奇数行扫描线的 信号最尾端，影响了像素的充电率和阈值电压，使得像素的稳态电压差异过大。举例而言， 当像素间相差8个灰阶（即，电压差异大于50mV)，亮暗纹就容易被看到；当像素间相差11个 灰阶(即，电压差异大于72mV)，小马赛克就容易被看到，而这对显示画面的品质较为不利。
[0004] 有鉴于此，如何设计一种用于液晶面板的像素驱动电路，以解决交错式单边驱动 时存在的亮暗纹或小马赛克等不良情形，从而克服现有技术中的上述缺陷或不足，是业内 相关技术人员亟待解决的一项课题。
【发明内容】
[0005] 针对现有技术的用于液晶面板的像素驱动电路所存在的上述缺陷，本发明提供一 种新颖的、可改善亮暗线等不良情形的像素驱动电路。
[0006] 依据本发明的一个方面，提供了一种用于液晶面板的像素驱动电路，包括沿水平 方向延伸的多条扫描线、沿垂直方向延伸的多条数据线以及由相邻两扫描线与相邻两数据 线定义的多个像素，每一像素对应的开关管包括一栅极、一源极和一漏极，该栅极电性耦接 至一扫描线，该源极电性耦接至一数据线，其中，
[0007] 所述扫描线的驱动方式采用Zig-Zag架构，位于同一排的多个像素中的一部分开 关管电性耦接至前一行扫描线且另一部分开关管电性耦接至下一行扫描线。
[0008] 在其中的一实施例，所述像素驱动电路采用IV列反转的驱动方式。
[0009] 在其中的一实施例，相同列的数据线施加的灰阶信号极性相同，且相邻两列的数 据线施加的灰阶信号极性相反。
[0010] 在其中的一实施例，所述液晶面板包括4 X 6像素矩阵，每一排的像素依次包括一 第一红色子像素、一第一绿色子像素、一第一蓝色子像素、一第二红色子像素、一第二绿色 子像素和一第二蓝色子像素，其中，所述第一红色子像素和所述第二红色子像素的灰阶信 号极性相反;所述第一绿色子像素和所述第二绿色子像素的灰阶信号极性相反;所述第一 蓝色子像素和所述第二蓝色子像素的灰阶信号极性相反。
[0011] 在其中的一实施例，所述数据线的驱动方式采用Zig-Zag架构，位于同一列的多个 像素的一部分开关管电性耦接至前一列数据线且另一部分开关管电性耦接至下一列数据 线。
[0012] 在其中的一实施例，所述像素驱动电路采用(2V+1)行反转的驱动方式。
[0013] 在其中的一实施例，所述液晶面板包括4 X 6像素矩阵，每一排的像素依次包括一 第一红色子像素、一第一绿色子像素、一第一蓝色子像素、一第二红色子像素、一第二绿色 子像素和一第二蓝色子像素，其中，前一列的头两个像素以及后一列的后两个像素各自的 开关管电性耦接至同一列的数据线。
[0014] 在其中的一实施例，所述第一红色子像素和所述第二红色子像素的灰阶信号极性 相反，所述第一绿色子像素和所述第二绿色子像素的灰阶信号极性相反，以及所述第一蓝 色子像素和所述第二蓝色子像素的灰阶信号极性相反。
[0015] 在其中的一实施例，奇数行扫描线提供的扫描信号驱动所述开关管的方向与偶数 行扫描线提供的扫描信号驱动所述开关管的方向相反。
[0016] 采用本发明的用于液晶面板的像素驱动电路，其包括沿水平方向延伸的多条扫描 线、沿垂直方向延伸的多条数据线以及由相邻两扫描线与相邻两数据线定义的多个像素， 上述扫描线的驱动方式采用Zig-Zag架构，位于同一排的多个像素中的一部分开关管电性 耦接至前一行扫描线且另一部分开关管电性耦接至下一行扫描线。相比于现有技术，本发 明对扫描线提供的驱动信号采用Zig-Zag架构，并且扫描线对相邻两行的部分开关管同时 施加栅极控制信号，可提高灰阶差值，减少交错带来的亮暗线问题。
【附图说明】
[0017] 读者在参照附图阅读了本发明的【具体实施方式】以后，将会更清楚地了解本发明的 各个方面。其中，
[0018] 图1示出现有技术中的一种用于液晶面板的像素驱动电路的结构示意图；
[0019] 图2示出依据本发明的一实施方式，扫描线为Zig-Zag架构的像素驱动电路的结构 示意图；
[0020] 图3A和图3B分别示出用于确认亮暗纹与马赛克的灰阶阈值的测试示意图；以及
[0021] 图4示出依据本发明的另一实施方式，扫描线为Zig-Zag架构且数据线为Zig-Zag 架构的像素驱动电路的结构示意图。
【具体实施方式】
[0022] 为了使本申请所揭示的技术内容更加详尽与完备，可参照附图以及本发明的下述 各种具体实施例，附图中相同的标记代表相同或相似的组件。然而，本领域的普通技术人员 应当理解，下文中所提供的实施例并非用来限制本发明所涵盖的范围。此外，附图仅仅用于 示意性地加以说明，并未依照其原尺寸进行绘制。
[0023] 下面参照附图，对本发明各个方面的【具体实施方式】作进一步的详细描述。
[0024] 图1示出现有技术中的一种用于液晶面板的像素驱动电路的结构示意图。
[0025]参照图1，该像素驱动电路包括沿水平方向延伸的多条扫描线（SI~S4)、沿垂直方 向延伸的多条数据线(Dl~D7)以及由相邻两扫描线与相邻两数据线定义的多个像素。每一 像素对应的开关管(诸如薄膜晶体管)包括一栅极、一源极和一漏极，其中，薄膜晶体管的栅 极电性耦接至一扫描线，薄膜晶体管的源极电性耦接至一数据线，薄膜晶体管的漏极电性 耦接至一像素电极。
[0026] 在图1中，像素驱动电路采用交错式的单边驱动方式。具体而言，扫描线Sl提供的 扫描信号自左向右依次驱动薄膜晶体管？12、？13、？14、？15、？16和？17。扫描线52提供的扫描 信号自右向左依次驱动薄膜晶体管?26、？25、？24、？23、？22和?21。由此可知，第一排的所有 像素对应的薄膜晶体管均由扫描线Sl予以驱动，第二排的所有像素对应的薄膜晶体管均由 扫描线S2予以驱动，即称为"单边驱动"。另外，第一排的扫描信号自左向右传送，第二排的 扫描信号自右向左传送，即称为"交错式"。类似地，扫描线S3同时驱动薄膜晶体管P32~ P37,扫描线S4同时驱动薄膜晶体管P41~P46,且扫描线S3提供的扫描信号驱动薄膜晶体管 P32~P37的方向与扫描线S4提供的扫描信号驱动薄膜晶体管P41~P46的方向相反。
[0027] 如【背景技术】部分所述，在图1的驱动电路架构中，扫描线Sl的驱动信号自左向右传 送，扫描线S2的驱动信号自右向左传送，以及扫描线S3的驱动信号自左向右传送，扫描线S4 的驱动信号自右向左传送，偶数行扫描线S2的信号最前端会出现在对应的奇数行扫描线Sl 的信号最尾端，这会影响像素的充电率和阈值电压，使像素的稳态电压差异过大，进而出现 亮暗纹或小马赛克等不良情形。
[0028] 为了解决现有技术中的上述问题，本发明提出了一种新的像素驱动架构。图2示出 依据本发明的一实施方式，扫描线为Zig-Zag架构的像素驱动电路的结构示意图。
[0029] 参照图2,在该实施方式中，扫描线的驱动方式采用Zig-Zag架构，位于同一排的多 个像素中的一部分开关管电性耦接至 前一行扫描线且另一部分开关管电性耦接至下一行 扫描线。以第一排为例，其包括第一红色子像素 Rl、第一绿色子像素 Gl和第一蓝色子像素 Bl，以及第二红色子像素 R2、第二绿色子像素 G2和第二蓝色子像素 B2。
[0030] 其中，第一红色子像素 Rl对应薄膜晶体管P12。薄膜晶体管P12的栅极电性耦接至 扫描线Sl，薄膜晶体管P12的源极电性耦接至数据线D2。类似地，第一绿色子像素 Gl对应薄 膜晶体管P23。薄膜晶体管P23的栅极电性耦接至扫描线S2,薄膜晶体管P23的源极电性耦接 至数据线D3。由此可知，该排像素的第一红色子像素 Rl对应的薄膜晶体管P12的栅极和源极 分别电性耦接至扫描线Sl和D2,与之相邻的第一绿色子像素 Gl对应的薄膜晶体管P23的栅 极和源极分别电性耦接至扫描线S2和D3。亦即，薄膜晶体管P23的栅极连接至扫描线Sl的下 一行扫描线S2,薄膜晶体管P23的源极电性耦接至数据线D2的下一列数据线D3。由于扫描线 S2的信号自左向右传送，扫描线S3的信号自右向左传送，当它们共同地驱动同一排的像素 时，这种架构通常也可称之为交错式的双边驱动结构(或Zig-Zag结构）。
[0031] 在一具体实施例，该像素驱动电路采用IV列反转的驱动方式。较佳地，相同列的数 据线施加的灰阶信号极性相同，且相邻两列的数据线施加的灰阶信号极性相反。例如，数据 线D2分别电性耦接至薄膜晶体管P12、P22、P32和P42各自的源极，其灰阶信号均为正极性。 又如，数据线D3分别电性耦接至薄膜晶体管P23、P33、P43和P53各自的源极，其灰阶信号均 为负极性，且相邻两列数据线D2和D3施加的灰阶信号的极性相反。
[0032]在一具体实施例，该像素驱动电路的每一排包括相同颜色的偶数个子像素。例如， 针对4 X 6像素矩阵，每一排的像素依次包括第一红色子像素 Rl、第一绿色子像素 Gl、第一蓝 色子像素 B1、第二红色子像素 R2、第二绿色子像素 G2和第二蓝色子像素 B2。红色子像素 Rl和 R2的灰阶信号极性相反，绿色子像素 Gl和G2的灰阶信号极性相反，蓝色子像素 Bl和B2的灰 阶信号极性相反，以维持极性平衡。
[0033]图3A和图3B分别示出用于确认亮暗纹与马赛克的灰阶阈值的测试示意图。参照图 3A，以灰阶L-127为基准，通过调变灰阶L-X的数值大小来确认当灰阶减小至多少时才会出 现亮暗纹。同样，参照图3B，以灰阶L-127为基准，通过调变灰阶L-Y的数值大小来确认当灰 阶减小至多少时才会出现马赛克。测试环境为液晶面板的分辨率为1280*1024,以下透过表 1来具体说明不同灰阶时的电压差异情况。
[0036]由表1可以看出，以灰阶127为参考基准，当灰阶调整至119或更小值时，电压差异 超过50mV，亮暗纹就容易被看到，此时的像素间相差8个或以上的灰阶；当灰阶调整至116或 更小值时，电压差异超过72mV，小马赛克就容易被看到，此时的像素间相差11个或以上的灰 阶，而会对显示画面的品质较为不利。实验数据表明，透过采用本发明的扫描线为Zig-Zag 驱动方式的电路架构，灰阶差至少可以提高3个灰阶，从而进一步改善或减少交错驱动带来 的壳暗纹等不良情形。
[0037]图4示出依据本发明的另一实施方式，扫描线为Zig-Zag架构且数据线为Zig-Zag 架构的像素驱动电路的结构示意图。
[0038]参照图4,在该实施方式中，除了扫描线为Zig-Zag架构之外，数据线也采用了Zig-Zag 架构。位于同一列的多个像素的一部分开关管电性耦接至前一列数据线且另一部分开 关管电性耦接至下一列数据线。
[0039] 以第一列的像素为例，前两个像素对应的薄膜晶体管P12和P22均电性耦接至数据 线D2,而后两个像素对应的薄膜晶体管P41和P51均电性耦接至数据线D1。再者以第五列的 像素为例，前两个像素对应的薄膜晶体管P16和P26均电性耦接至数据线D6,而后两个像素 对应的薄膜晶体管P45和P55均电性耦接至数据线D5。
[0040] 在一具体实施例，该像素驱动电路采用(2V+1)行反转的驱动方式。例如，在图4中， 每一排的像素依次包括第一红色子像素 Rl、第一绿色子像素 Gl、第一蓝色子像素 Bl、第二红 色子像素 R2、第二绿色子像素 G2和第二蓝色子像素 B2。第一排像素和第二排像素的信号极 性依次为负极性、正极性、负极性、正极性、负极性和正极性，而第三排像素和第四排像素的 信号极性依次为正极性、负极性、正极性、负极性、正极性和负极性。
[0041] 采用本发明的用于液晶面板的像素驱动电路，其包括沿水平方向延伸的多条扫描 线、沿垂直方向延伸的多条数据线以及由相邻两扫描线与相邻两数据线定义的多个像素， 上述扫描线的驱动方式采用Zig-Zag架构，位于同一排的多个像素中的一部分开关管电性 耦接至前一行扫描线且另一部分开关管电性耦接至下一行扫描线。相比于现有技术，本发 明对扫描线提供的驱动信号采用Zig-Zag架构，并且扫描线对相邻两行的部分开关管同时 施加栅极控制信号，可提高灰阶差值，减少交错带来的亮暗线问题。
[0042] 上文中，参照附图描述了本发明的【具体实施方式】。但是，本领域中的普通技术人员 能够理解，在不偏离本发明的精神和范围的情况下，还可以对本发明的【具体实施方式】作各 种变更和替换。这些变更和替换都落在本发明权利要求书所限定的范围内。
【主权项】
1. 一种用于液晶面板的像素驱动电路，包括沿水平方向延伸的多条扫描线、沿垂直方 向延伸的多条数据线以及由相邻两扫描线与相邻两数据线定义的多个像素，每一像素对应 的开关管包括一栅极、一源极和一漏极，该栅极电性耦接至一扫描线，该源极电性耦接至一 数据线，其特征在于， 所述扫描线的驱动方式采用Zig-Zag架构，位于同一排的多个像素中的一部分开关管 电性耦接至前一行扫描线且另一部分开关管电性耦接至下一行扫描线。2. 根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路采用IV列反转 的驱动方式。3. 根据权利要求2所述的像素驱动电路，其特征在于，相同列的数据线施加的灰阶信号 极性相同，且相邻两列的数据线施加的灰阶信号极性相反。4. 根据权利要求3所述的像素驱动电路，其特征在于，所述液晶面板包括4X6像素矩 阵，每一排的像素依次包括一第一红色子像素、一第一绿色子像素、一第一蓝色子像素、一 第二红色子像素、一第二绿色子像素和一第二蓝色子像素，其中， 所述第一红色子像素和所述第二红色子像素的灰阶信号极性相反； 所述第一绿色子像素和所述第二绿色子像素的灰阶信号极性相反； 所述第一蓝色子像素和所述第二蓝色子像素的灰阶信号极性相反。5. 根据权利要求1所述的像素驱动电路，其特征在于，所述数据线的驱动方式采用Zig-Zag架构 ，位于同一列的多个像素的一部分开关管电性耦接至前一列数据线且另一部分开 关管电性耦接至下一列数据线。6. 根据权利要求5所述的像素驱动电路，其特征在于，所述像素驱动电路采用（2V+1)行 反转的驱动方式。7. 根据权利要求6所述的像素驱动电路，其特征在于，所述液晶面板包括4X6像素矩 阵，每一排的像素依次包括一第一红色子像素、一第一绿色子像素、一第一蓝色子像素、一 第二红色子像素、一第二绿色子像素和一第二蓝色子像素，其中， 前一列的头两个像素以及后一列的后两个像素各自的开关管电性耦接至同一列的数 据线。8. 根据权利要求7所述的像素驱动电路，其特征在于，所述第一红色子像素和所述第二 红色子像素的灰阶信号极性相反，所述第一绿色子像素和所述第二绿色子像素的灰阶信号 极性相反，以及所述第一蓝色子像素和所述第二蓝色子像素的灰阶信号极性相反。9. 根据权利要求1所述的像素驱动电路，其特征在于，奇数行扫描线提供的扫描信号驱 动所述开关管的方向与偶数行扫描线提供的扫描信号驱动所述开关管的方向相反。
【专利摘要】本发明提供一种用于液晶面板的像素驱动电路，包括沿水平方向延伸的多条扫描线、沿垂直方向延伸的多条数据线以及由相邻两扫描线与相邻两数据线定义的多个像素。每一像素对应的开关管包括栅极、源极和漏极，该栅极电性耦接至一扫描线，该源极电性耦接至一数据线。扫描线的驱动方式采用Zig-Zag架构，位于同一排的多个像素中的一部分开关管电性耦接至前一行扫描线且另一部分开关管电性耦接至下一行扫描线。相比于现有技术，本发明对扫描线提供的驱动信号采用Zig-Zag架构，并且扫描线对相邻两行的部分开关管同时施加栅极控制信号，可提高灰阶差值，减少交错带来的亮暗线问题。
【IPC分类】G09G3/36
【公开号】CN105489183
【申请号】CN201610037014
【发明人】王澄光, 陈世敏
【申请人】友达光电股份有限公司
【公开日】2016年4月13日
【申请日】2016年1月20日
最新回复(0)