电源电路及pwm电路的制作方法
专利名称：电源电路及pwm电路的制作方法
技术领域：
本发明涉及电源电路及PWM电路，特别涉及在同步整流电源电路等中，监控输出电压的变化以获得误差信号，使用三角波生成PWM信号的时候，既能生成0-100％工作比范围内的PWM信号，又能扩大输出电压控制范围的电源电路及PWM电路。
特别是，随着使用集成电路的电子设备的普及，需要使用低电压、低能耗、稳定的直流电源。
对应负载及输入的变化，如果通过让晶体管导通、截止的开关作用实现电源的稳定，则能够减少无功能耗，因此电源效率得以大幅提高。也就是说，通过变化晶体管的导通期间(或导通工作比)能够稳定电源。作为这种有效的电源电路，有使用CMOS集成电路的同步整流型开关稳压器。
CMOS集成电路由N沟道型晶体管(以下简称为NMOS)和P沟道型晶体管(以下简称为PMOS)两种MOS晶体管组合构成，因其低能耗特性而成为LSI技术的主流。
图7示出了使用CMOS集成电路的同步整流型开关稳压器的构成。
在图7中，电源电路包括同步整流型开关稳压电路，其具有高频PMOS(以下称为高频晶体管)(QP1)和低频NMOS(以下称为低频晶体管)(QN1)，以交替导通、截止状态输出直流电压VOUT；误差放大器40，将该C开关稳压电路的输出电压和基准电压源E的基准电压值相比较，获得误差信号；PWM电路20，根据该误差信号控制PWM信号的脉冲宽度，控制该开关稳压电路的固定输出。
开关稳压电路，作为输入电压的直流电压VIN(等于电源电压VDD，例如4V)的输入端子1和提供基准电位VSS(等于接地电位GND，例如0V)的端子2之间，串联连接高频晶体管(QP1)和低频晶体管(QN1)且共用漏极D。高频晶体管(QP1)的源极S连接在端子1上，低频晶体管(QN1)的源极连接在端子2上。
向高压晶体管(QP1)和低压晶体管(QN1)各自的栅极供给高频脉冲SH和SL，该高频脉冲是将来自PWM电路20的PWM信号通过输出缓冲器BA1和BA2反转得到的。通过使各晶体管在该高频脉冲SH和SL作用下交替导通、截止，从而在两晶体管的连接点的中间节点K上产生交流电压VMA。
中间节点K和提供基准电位VSS的端子2之间串联连接整流线圈1和稳压电容C0，在其串联连接点上连接的输出端子4，通过稳压电容C0输出平滑直流电压VOUT。而且，输出电压VOUT通过反馈线反馈到误差放大器40的“-”端子，和连接在提供基准电位VSS的端子5上的基准电压源E的基准电压值相比较。把误差放大器40的比较结果的误差输出Vb提供到PWM电路20，通过该误差输出，控制生成PWM电路20的PWM信号的脉冲宽度。由于该反馈控制，提供到无图示负载的输出电压VOUT(例如1.5V)被永远控制在不变状态。
可是，在现有技术中，该PWM电路20如图8所示，由比较器COMP构成。作为基准信号向比较器“-”端子输入上述误差放大器40的误差输出Vb参照图9(a)。向比较器COMP“+”端子输入由无图示的三角波生成电路生成的特定频率的三角波信号Wsaw参照图9(a)。作为其比较的结果，输出其脉冲宽度根据误差输出Vb发生变化的PWM信号参照图9(b)。该PWM信号作为选通脉冲SH和SL输入到图7所示的高频晶体管(QP1)、低频晶体管(QN1)上。但是，为了在PMOS及NMOS同时导通时不发生从电源电压VIN一侧流向基准电位VSS一侧的穿透电流，所以，由低频晶体管(QN1)输出的选通脉冲SL，其脉冲宽度比高频晶体管(QP1)的选通脉冲SH窄。
不过，在使用比较器构成PWM电路的情况下，如果将三角波信号频率设置成，例如约1MHz的高频率，使CMOS变换器电路高速变换，那么很难根据其高频率生成PWM信号，也难以高速化。
所以，作为该PWM电路20，由特定频率(例如1MHz)的基准时钟脉冲，生成与该误差输出Vb相应斜率的三角波信号，可以认为，由于将该三角波信号提供到例如施密特触发电路等的电位判断电路中，从而生成满足误差输出Vb的脉冲宽度的PWM信号。
这种PWM电路20的构成例如图10所示。也就是说，PWM电路20包括时钟脉冲输入端子21，其提供例如1MHz的基准时钟脉冲CLK参照图11(a)；电源输入端子22，其提供作为电源电压的输入电压VIN；输入端子23，其接收来自误差放大器40的误差输出Vb；基准电位输入端子24，其接收基准电位VSS；电压—电流转换电路包括具有误差放大器201、基准电阻R、和电流控制PMOS(QP2)，其中由误差放大器201的“-”端子输入该误差输出Vb，误差放大器201的“+”端子连接在PMOS(QP2)的漏极和基准电阻R的串联连接点上，误差放大器201的输出端连接PMOS(QP2)的栅极，PMOS(QP2)的源极连接在该电源输入端子22上，基准电阻R的一端连接在该基准电位输入端子24上；以及充放电电路，其具有供电PMOS(QP3)、充电电容器C、和放电NMOS(QN2)，其中PMOS(QP3)的源极连接在该电源输入端子22上，其漏极通过充电电容器C连接在该基准电位输入端子24上，NMOS(QN2)的漏极和源极并联连接在充电电容器C的两端，PMOS(QP3)的栅极连接在PMOS(QP2)的栅极及该误差放大器201的输出端，NMOS(QN2)的栅极连接在时钟脉冲输入端子21上，NMOS(QN2)通过其栅极输出的该基准时钟脉冲CLK从而周期性地导通，使充电电容器C的充电电荷放电，输出三角波信号W-CLK；包括施密特触发电路202，其接收从该充电电容器C的输出端获得的三角波信号W-CLK参照图11(b)，用特定的阈值VTH生成矩形波信号即PWM信号，参照图11(c)。上述PMOS(QP2)和PMOS(QP3)具有相同的大小，相同的形状，且互为镜像晶体管。
在这种构成中，通过使基准电阻R的电流i所生成的电压降I·R等于误差放大器40输入的误差电压Vb，在电压—电流转换电路中的误差放大器201以这种方式工作从而控制电流，经由PMOS(QP2)及电阻R，电流i(＝Vb/R)流出。其结果，与误差电压Vb相对应的电流流向PMOS(QP2)的同时，同一电流也流向PMOS(QP3)。从而，根据误差放大器40输入的误差电压Vb值的变化，流向PMOS(QP2)和PMOS(QP3)的各晶体管的电流量发生变化，其结果电容器C充电的电压也发生与误差电压Vb的值相应的变化。例如，当误差电压Vb上升时，向电容器C充电的电流值也呈线性增加，所以，在每个固定的时钟脉冲周期进行充放电生成的三角波信号的峰值随电压Vb的增加而变化。其结果，如图11(b)的实线波形①，虚线波形②③所示，在电容器C两端生成的三角波信号的斜度发生变化。为此，在施密特触发电路202上，被阈值VTH截取的PWM信号的脉冲宽度变大，如图11(c)的实线波形①，虚线波形②③所示。也就是说，能够根据误差电压Vb，改变三角波信号的斜度，控制PWM信号的脉冲宽度。
根据图10中的PWM电路，由于采用响应良好的施密特触发电路，所以能够根据误差输出Vb的变化高速实现PWM控制，提高响应性能。
如果三角波的斜度为90°，虽然PMOS(QP1)栅极接收的PWM信号(SH)导通的脉冲工作比是100％(因为PMOS是低能动，所以当图10的PWM信号总是为高的时候PMOS永远导通，导通工作比是100％)。但是，接近于100％工作比时，PWM信号的脉冲宽度(低能动)难以变窄。
可是，象这样PMOS的栅极需要窄幅脉冲的(即接近于100％工作比的)PWM信号的理由如下。
即，有时也希望通过设定PWM信号总是为高而永远导通PMOS，即PMOS的导通工作比为100％。参照图12说明其理由。
若输入电压VIN(＝VDD)为4.0V，此后在开关稳压电路使用75％工作比的PWM信号，并得到3.0V的输出电压VOUT，则电压比为工作比宽度的75％。这里，输入电压VIN保持4V即可，但当输入电压VIN降下来，例如降至3.0V时，可作为PWM信号输出的最大的导通工作比至多为80％左右，所以输出电压VOUT3.0V是输入电压VIN的80％，即2.4V为最大值。如果PWM信号可以保持其工作比在0-100％的范围内，则100％的工作比对应3.0V的输入电压VIN，即能够维持3.0V的输出电压，并能把其提供给负载。
一方面，近年来，随着集成电路的低压化和低能耗化，提供给负载的输出电压需要为1V以下的低压。因此，有时需要把PWM信号的工作比设定为例如5％、10％这样的低值。
因此，本发明克服了上述不足，目的在于提供可以在0-100％工作比范围内进行PWM控制，能够高速响应的电源电路及PWM电路。
本发明的电源电路包括DC-DC转换电路，该DC-DC转换电路具有串联连接在电源电压和基准电位之间的高频晶体管和低频晶体管，利用各PWM信号控制各晶体管，作为输出获得受PWM控制的直流输出电压；误差检测装置，其将该DC-DC转换电路的直流输出电压和基准电压相比较输出误差量；以及PWM电路，其根据该误差检测装置的误差输出，生成0-100％工作比范围的PWM信号，对该DC-DC转换电路进行PWM控制。
根据本发明的这种构成，对DC-DC转换电路进行PWM控制时，根据误差检测装置的误差输出生成0-100％工作比范围的PWM信号，便可进行PWM控制，需要低输出电压时，生成接近于0％工作比的窄幅PWM信号，使P沟道晶体管只在非常短的时间内导通，从而低电压可以作为输出电压而输出。另一方面，即使在电池等的电源电压下降的时候，也能生成100％工作比的PWM信号，使P沟道晶体管永远导通，所以也能使电源电压作为输出电压原样输出。
另外，在本发明中，该PWM电路优选包括第一和第二PWM电路，其接收来自误差检测装置的误差信号，使用互错半周期的特定频率的第一和第二时钟脉冲，在生成互错半周期且振幅与误差信号相对应的第一和第二三角波信号后，使用第一和第二电位判断电路生成互错半周期的PWM信号；以及混频电路，其混合来自第一和第二PWM电路的第一和第二PWM信号，然后输出具有所述预定频率的两倍频的PWM信号。
根据这种构成，使用最终工作频率1/2的频率，且互错半周期的第一和第二时钟脉冲，生成互错半周期第一和第二三角波信号后，使用由各施密特触发电路构成的第一和第二电位判断电路，生成第一和第二PWM信号，将其混合形成最终工作频率的PWM信号，所以能够对应误差信号，生成0-100％工作比范围的PWM信号，而且能够进行不易受噪声影响的高速PWM控制。
另外，在本发明中，该第一PWM电路优选包括分频信号输入端子，其接收根据特定频率的主基准时钟脉冲生成的50％工作比的分频信号；第一时钟脉冲输入端子，其接收将主基准时钟脉冲分频为两部分，且互错半周期形成的第一和第二分频时钟脉冲中的第一分频时钟脉冲；电源输入端子，其接收作为电源电压的输入电压；输入端子，其接收来自误差检测装置的误差输出；基准电位输入端子，其接收基准电位；第一电压—电流转换电路，包括第一误差放大器、第一基准电阻、和第一电流控制P沟道型晶体管，其中向第一误差放大器的“-”端子输入误差输出，第一误差放大器的“+”端子连接在第一电流控制P沟道型晶体管的漏极和第一基准电阻的串联连接点上，第一误差放大器的输出端连接在第一电流控制P沟道型晶体管的栅极上，第一电流控制P沟道型晶体管的源极连接在电源输入端子上，第一基准电阻连接在基准电位输入端子上；第一充放电电路，包括第一供电P沟道型晶体管、第一充电电容器、和第一放电N沟道型晶体管，其中第一供电P沟道型晶体管的源极连接在电源输入端子上，其漏极通过第一充电电容器连接在基准电位输入端子上，第一供电N沟道型晶体管的漏极和源极并联连接在第一充电电容器的两端，第一供电P沟道型晶体管的栅极连接在第一电流控制P沟道型晶体管的栅极及第一误差放大器的输出端，第一放电N沟道型晶体管的栅极连接在第一时钟脉冲输入端子上，第一放电N沟道型晶体管通过其栅极接收的第一分频时钟脉冲被周期性地导通，并使第一充电电容器的充电电荷放电，以输出第一三角波信号；第一施密特触发电路，其接收从第一充电电容器的输出端获得的第一三角波信号，并用特定的阈值生成矩形波信号；以及第一锁存电路，其由R-S或非锁存器构成，并使用两个双输入或非元件，分别接收来自第一施密特触发电路的矩形波信号和来自分频信号输入端的分频信号，然后相互反馈其输出作为另一个或非元件的输入，并作为第一PWM信号输出，以及该第二PWM电路优选包括该分频信号输入端子，其接收根据特定频率的主基准时钟脉冲生成的50％工作比的分频信号；第二时钟脉冲输入端子，其接收将主基准时钟脉冲分频为两部分，且互错半周期形成的第一和第二分频时钟脉冲中的第二分频时钟脉冲；该电源输入端子，其接收作为电源电压的输入电压；该输入端子，其接收来自误差检测装置的误差输出；该基准电位输入端子，其接收基准电位；第二电压—电流转换电路，其包括第二误差放大器、第二基准电阻、和第二电流控制P沟道型晶体管，其中向所述第二误差放大器的“-”端子输入误差输出，第二误差放大器的“+”端子连接在第二电流控制P沟道型晶体管的漏极和第二基准电阻的串联连接点上，第二误差放大器的输出端连接在第二电流控制P沟道型晶体管的栅极上，第二电流控制P沟道型晶体管的源极连接在电源输入端子上，第二基准电阻连接在基准电位输入端子上；第二充放电电路，其包括第二供电P沟道型晶体管、第二充电电容器、和第二放电N沟道型晶体管，其中第二供电P沟道型晶体管的源极连接在电源输入端子上，其漏极通过第二充电电容器连接在基准电位输入端子上，第二放电N沟道型晶体管的漏极和源极并联连接在第二充电电容器的两端，第二供电P沟道型晶体管的栅极连接在第二电流控制P沟道型晶体管的栅极及第二误差放大器的输出端，第二放电N沟道型晶体管的栅极连接在第二时钟脉冲输入端子上，第二放电N沟道型晶体管通过其栅极接收的第二分频时钟脉冲被周期性地导通，并使第二充电电容器的充电电荷放电，以输出第二三角波信号；第二施密特触发电路，其接收从第二充电电容器的输出端获得的所述第二三角波信号，并用特定的阈值生成矩形波信号；以及第二锁存电路，其由R-S或非锁存器构成，并使用两个双输入或非元件，分别接收来自第二施密特触发电路的矩形波信号和来自分频信号输入端的分频信号，然后用反相器反转后相互反馈其输出作为另一个或非元件的输入，并作为第二PWM信号输出。
进而，根据本发明的PWM电路，其特征在于包括第一和第二PWM电路，其接收控制信号，使用互错半周期的预定频率的第一和第二时钟脉冲，生成互错半周期且振幅与控制信号相对应的第一和第二三角波信号后，使用第一和第二电位判断电路生成互错半周期的第一和第二PWM信号；以及混频电路，其混合来自第一和第二PWM电路的第一和第二PWM信号，然后输出具有所述预定频率两倍频的PWM信号。
根据这种构成，采用最终工作频率1/2的频率且互错半周期的第一和第二时钟脉冲，生成互错半周期第一和第二三角波信号后，使用由各施密特触发电路等构成的第一和第二电位判断电路，生成第一和第二PWM信号，将其混合后，生成最终工作频率的PWM信号，所以能够对应控制信号，生成0-100％工作比范围的PWM信号，而且能够进行不易受噪声影响的高速PWM控制。这种PWM电路不局限于电源电路，能够应用于需要PWM控制的各种电子电路。
图1示出了本发明的一个实施方式的电源电路的构成图；图2示出了图1电源电路的DC-DC转换电路中的PWM信号SH和SL与中间节点电位VMA之间的关系的时序图；图3示出了图1电源电路中的PWM电路构成实例的电路图；图4示出了图3的PWM电路的各部分信号波形的时序图；图5示出了组成图3的PWM电路的第一PWM电路的三角波及PWM信号生成的示意图；图6示出了在构成图3的PWM电路的第一和第二PWM电路中，说明可能实现的三角波斜率范围及其效果的示意图；图7示出了采用现有技术的CMOS集成电路的同步整流型开关稳压器的构成图；图8示出了图7中PWM电路的构成实例的电路图；图9是对图8的工作状态进行说明的时序图；图10示出了图7中PWM电路的另一个构成实例的电路图；图11是对图10的工作状态进行说明的时序图；以及图12用于说明进行100％工作比(永远导通状态)PWM控制的必要性。
具体实施例方式
参照附图对发明的实施方式进行说明。
图1示出了本发明一实施方式的电源电路的构成。与图7现有技术的电路相同的元件用同一附图标记表示。
在图1中，电源电路由DC-DC转换电路构成，而DC-DC转换电路由同步整流型开关稳压电路组成，同步整流型开关稳压电路在输入电压VIN和基准电位VSS之间具有高频晶体管(QP1)和低频晶体管(QN1)，利用PWM信号使这些晶体管交替地导通、截止，输出直流电压VOUT；误差放大器40将该DC-DC转换电路的输出电压与基准电压E的电压值相比较得到误差信号；以及PWM电路30，其根据该误差信号，能够在0-100％的范围内控制PWM信号脉冲宽度，从而控制该DC-DC转换电路的输出固定不变。
DC-DC转换电路具有高频晶体管(QP1)和低频晶体管(QN1)，其共用漏极D且相互串联连接在作为输入电压的直流电压VIN(＝电源电压VDD，例如4V)的接收端子1和基准电位VSS(＝接地电位GND，例如0.3V)的接收端子2之间。高频晶体管(QP1)的源极S接到端子1上，低频晶体管(QN1)的源极接到端子2上。
向高压晶体管(QP1)和低压晶体管(QN1)的栅极输入作为来自PWM电路30的PWM信号的高频脉冲SH和SL，各晶体管通过该高频脉冲SH和SL交替导通、截止，从而在两晶体管的连接点的中间节点K上产生交流电压VMA。
此外，如图2(a)和图2(b)所示，虽然低频晶体管(QN1)的选通脉冲SL和高频晶体管(QP1)的选通脉冲SH几乎同步，但是，因负载情况不同其脉冲宽度不同。选通脉冲SL为高电平的持续时间，比选通脉冲SH为高电平的持续时间窄，由于将PMOS及NMOS设置为不能同时导通，所以防止了从电源VIN一侧向基准电位VSS一侧的穿透电流通过。另外，低频晶体管(QN1)的源极和漏极之间连接肖特基二极管SD，在低频晶体管导通中，防止过电压流向低频晶体管并且进行后备供电。
在生成交流电压VMA的中间节点K和接收基准电位VSS的端子2之间串联连接整流线圈L1和稳压电容C0，连接在其串联连接点上的输出端子27，通过稳压电容C0输出平滑的直流电压VOUT(例如1.5V)，然后被提供到无图示的负载上。
而且，输出的直流电压VOUT通过反馈线反馈到误差放大器40的“-”端子，和连接在接收基准电位VSS的端子5上的基准电压源E的电压值相比较。
作为误差放大器40的比较结果的误差电压被提供到PWM电路30，由PWM电路33生成的PWM信号的脉冲宽度被该误差电压控制。通过该反馈控制，被输入到无图示负载的输出电压VOUT(例如1.5V)能够被控制为永远不变。
在上述的结构中，来自PWM电路30的PWM信号通过输出缓冲器BA1和BA2被分别反转，成为具有相互几乎同步的合适的脉冲宽度的高频(例如1MHz)脉冲SH和SL，外加在高频晶体管(QP1)和低频晶体管(QN1)的各自栅极上。高频脉冲SH和SL是如图2(a)和图2(b)所示的脉冲。由于高频晶体管(QP1)、低频晶体管(QN1)在上述的几乎同步的高频脉冲SH和SL作用下相互交替地导通、截止，从而在连接点的中间节点k如图2(c)所示的那样，产生交流电压VMA。根据该交流电压VMA，电流通过线圈L1向稳压电容器C0充电，在输出端S4上可获得作为输出电压VOUT的直流电压。
图3是上述PWM电路30的构成实例的电路图。该PWM电路30将几乎和图10中PWM电路20相同构成的第一和第二PWM电路并联连接，将该基准时钟脉冲(例如1MHz)分频为两部分生成互错半周期的两种分频时钟脉冲，利用第一和第二PWM电路的充放电电路生成互错半周期的三角波信号。将三角波信号作为第一和第二PWM信号，分别通过第一和第二施密特触发电路将其混合，作为PWM信号输出到CMOS反相器。
因此，PWM电路30由第一和第二PWM电路构成，该第一和第二PWM电路接收来自误差放大器40的误差信号Vb，并生成互错半周期且振幅与该误差信号Vb相对应的第一和第二三角波信号，并生成第一和第二PWM信号；以及混频电路，其混合来自该第一和第二PWM电路的第一和第二PWM信号，并作为PWM信号输出。
上述第一PWM电路包括分频信号输入端子6，其接收根据例如1MHz的基准时钟脉冲参照图4(a)生成的分频信号；第一时钟脉冲输入端子7，其接收将该主基准时钟脉冲(例如1MHz)分频为两部分生成的互错半周期的第一分频时钟脉冲CLK1和第二分频时钟脉冲CLK2(各500kHz)中的第一分频时钟脉冲CLK1；电源输入端子9，其接收作为电源电压的输入电压VIN；输入端子10，其接收来自误差放大器器40的误差输出Vb；基准电位输入端子11，其接收基准电位VSS；第一电压—电流转换电路，用于生成对应该误差电压Vb的电流；第一充放电电路，用于由该第一电压—电流转换电路生成的电流以固定时钟脉冲周期对电容器C1充电后放电，从而生成对应于该误差电压Vb的振幅(上升斜率)的三角波信号W-CLK1；第一施密特触发电路302，用于输入该三角波信号W-CLK1生成矩形波；以及第一锁存电路，用于在特定的期间内锁存该矩形波。
该第一电压—电流转换电路包括误差放大器301、基准电阻R1、和电流控制PMOS(QP4)，其中由误差放大器301的“-”端子输入该误差输出Vb，误差放大器301的“+”端子连接在PMOS(QP4)的漏极和基准电阻R1的串联连接点上，误差放大器301的输出端连接在PMOS(QP4)的栅极上，PMOS(QP4)的源极连接在电源输入端子9上，基准电阻R1连接在基准电位输入端子11上。
该第一充放电电路包括供电PMOS(QP5)、充电电容器C1和放电NMOS(QN3)，其中PMOS(QP5)的源极连接在该电源输入端子9上，其漏极通过充电电容器C1连接在基准电位输入端子11上，NMOS(QN3)的漏极和源极并联连接在充电电容器C1的两端，PMOS(QP5)的栅极连接在PMOS(QP4)的栅极及该误差放大器301的输出端，NMOS(QN3)的栅极连接在时钟脉冲输入端子7上，NMOS(QN3)通过由其栅极接收的该基准时钟脉冲CLK1而周期性地导通，使该电容器C1的充电电荷放电，输出三角波信号W-CLK参照图4(e)。
该第一施密特触发电路302接收从该充电电容器C1的输出端获得的三角波信号W-CLK1，用特定的阈值VTH1生成矩形波信号即第一PWM信号，参照图4(g)。
该第一锁存电路由使用两个双输入或非元件303和304的R-S或非锁存器构成，该双输入或非元件303和304分别接收来自该第一施密特触发电路302的PWM信号和来自分频信号输入端6的分频信号，然后将或非元件的输出相互返还作为另一个或非元件的输入并作为第一PWM信号(PWM1)输出。
另一方面，该第二PWM电路的构成和第一PWM电路几乎相同，包括分频信号输入端子6，其接收根据例如1MHz的基准时钟脉冲参照图4(a)生成的分频信号；第二时钟脉冲输入端子8，其接收将该主基准时钟脉冲(例如1MHz)分频为两部分生成的互错半周期的第一分频时钟脉冲CLK1和第二分频时钟脉冲CLK2(各500KHz)中的第二分频时钟脉冲CLK2；电源输入端子9，其接收作为电源电压的输入电压VIN；输入端子10，其接收来自误差放大器40的误差输出Vb；基准电位输入端子11，其接收基准电位VSS；第二电压—电流转换电路，用于生成对应该误差电压Vb的电流；第二充放电电路，用于由该第二电压—电流转换电路生成的电流以固定时钟脉冲周期向电容器C2充电后放电，从而生成对应该误差电压Vb的振幅(上升斜率)的三角波信号W-CLK2；第二施密特触发电路312，用于输入该三角波信号W-CLK2并生成矩形波；以及第二锁存电路，其用于在一定期间内锁存该矩形波。
该第二电压—电流转换电路包括误差放大器311、基准电阻R2、和电流控制PMOS(QP6)，且在误差放大器311的“-”端子输入该误差输出Vb，误差放大器311的“+”端子连接在PMOS(QP6)的漏极和基准电阻R2的串联连接点上，误差放大器311的输出端连接在PMOS(QP6)的栅极上，PMOS(QP6)的源极连接在电源输入端子9上，基准电阻R2连接在基准电位输入端子11上。
该第二充放电电路包括供电PMOS(QP7)、充电电容器C2、和放电NMOS(QN4)，其中PMOS(QP7)的源极连接在该电源输入端子9上，其漏极通过充电电容器C2连接在基准电位输入端子11上，NMOS(QN4)的漏极和源极并联连接在充电电容器C2的两端，PMOS(QP7)的栅极连接到PMOS(QP6)的栅极及该误差放大器311的输出端，NMOS(QN4)的栅极连接到时钟脉冲输入端子7上，NMOS(QN4)通过其栅极接收的该基准时钟脉冲CLK1进行周期性地导通，使该充电电容器C2的充电电荷放电，输出三角波信号W-CLK参照图4(f)。
该第二施密特触发电路312接收从该充电电容器C2的输出端获得的三角波信号W-CLK2，用特定的阈值VTH2生成矩形波信号即第二PWM信号，参照图4(h)。
该第二锁存电路由使用两个双输入或非元件313和315的R-S或非锁存器构成，该双输入或非元件313和315分别接收来自该第二施密特触发电路312的PWM信号和来自分频信号输入端6的分频信号利用反相器314反转的信号，然后将或非元件的输出相互返还作为另一个或非元件的输入并作为第二PWM信号(PWM2)输出。
该混频电路由求该第一PWM信号(PWM1)和第二PWM信号(PWM2)逻辑和的“或”电路(或者为‘或非’电路321与‘非’电路322的组合电路)构成。
下面参照图4至图6，对图3电路的作用、效果进行说明。此外，因为该第一和第二PWM电路的各自工作状态和图10中的PWM电路的工作大体相同，所以在此省略说明。
在图4中，(a)是例如1MHz的主基准时钟脉冲Main-CLK；(b)是根据主基准时钟脉冲Main-CLK生成的工作比为50％的分频信号Div-Main；(c)是将(a)的主基准时钟脉冲Main-CLK分频为两部分，例如500kHz的分频时钟脉冲CLK1；(d)是将(a)的主基准时钟脉冲Main-CLK分频为两部分，例如500kHz的分频时钟脉冲，而且相对于(c)的分频时钟脉冲互错半周期的分频时钟脉冲CLK2；(e)是采用(c)的分频时钟脉冲CLK1，在第一PWM电路生成的三角波信号W-CLK1；(f)是采用(d)的分频时钟脉冲CLK2在第二PWM电路生成三角波信号W-CLK2；(g)是根据(e)的三角波信号W-CLK1生成的PWM信号(PWM1)；(h)是根据(f)的三角波信号W-CLK2生成的PWM信号(PWM2)；(i)是混合第一PWM信号(PWM1)和第二PWM信号(PWM2)得到的PWM信号，作为选通脉冲SH被提供到图1的高频晶体管(QP1)的栅极。此外，通过如下方法能够得到被提供到图1的低频晶体管(QN1)栅极的选通脉冲SL，利用无图示的电路在图2(b)示出，在选通脉冲SH的高电平持续时间内，生成多个具有比其持续时间窄的高电平脉冲。
如图3所示的PWM电路30包括相互并联连接的第一和第二PWM电路，其各自具有和图10的PWM电路20几乎相同的构成，并将该主基准时钟脉冲(例如1MHz)分频为两部分生成互错半周期的两种分频时钟脉冲(各500kHz)，利用第一和第二PWM电路各自的充放电电路生成互错半周期的三角波信号，将各三角波信号分别输入到第一和第二施密特触发电路，生成第一和第二PWM信号，把他们混合后，如图4(i)所示作为PWM信号输出。这样，可以生成电平状态能从全高到全低的PWM信号。
如图10中的PWM电路20所示，如果通过单相的振荡(仅通过W-CLK1)生成PWM波形的话，虽然很难形成接近于0％工作比(永远截止状态)的窄幅PWM脉冲(即低能动脉冲)或接近于100％工作比(永远导通状态)的宽幅PWM脉冲(因为低能动其高电平部分为窄幅)，但是，根据本实施方式(图3)生成互错半周期的两个振荡信号(生成二相)，则能够利用在0-100％工作比范围内的PWM信号进行PWM控制。
图5是该第一PWM电路中的主要波形(对应图4的各部分波形)特别是三角波的放大示意图。(a)是根据例如为1MHz的主基准时钟脉冲Main-CLK生成的工作比为50％的分频信号Div-Main；(b)是将主基准时钟脉冲Main-CLK分频为两部分例如为500kHz的分频时钟脉冲CLK1；(c)使用(b)的分频时钟脉冲CLK1在第一PWM电路中生成三角波信号W-CLK1；以及(d)是根据(c)的三角波信号W-CLK1生成的第一PWM信号(PWM1)。
三角波信号W-CLK1，其波形上升斜率根据来自误差放大器40的误差信号振幅变化而变化，其结果是由施密特触发电路302生成的PWM信号(PWM1)宽度发生变化。即如图5(c)所示，误差信号Vb的电压越大，三角波的斜率就越大如①、②、…⑤所示就越大，随之第一PWM信号(PWM 1)的脉冲宽度上升部分如①、②、…⑤所示向左侧移动(即低能动脉冲工作比从100％变到—50％)。这种情况，可以同样改变互错半周期的三角波信号W-CLK2的斜率及第二PWM信号(PWM2)的脉冲宽度。
图6示出了该三角波信号W-CLK1、W-CLK2的斜率范围(在本实施方式中所需三角波的最大可变范围。)三角波W-CLK1、W-CLK2两者的斜率都最好在符号L表示的范围内变化。从图6所示的三角波W-CLK1、W-CLK2的生成时间及倾斜范围可知，两个三角波W-CLK1、W-CLK2都是实线的时候能够进行全低(永远截止状态)PWM控制，两个三角波W-CLK1、W-CLK2都是虚线的时候能够进行全高(永远导通状态)PWM控制。
根据上述的实施方式，生成适应误差电压的PWM波形的时候，将一个高频基准时钟脉冲进行分频，生成互错半周期的两个基准时钟脉冲从而实现二相化，便能够生成0-100％工作比范围的PWM信号，进行控制范围更广的PWM控制的同时，能够使用施密特触发电路，所以，即能够抗噪声影响又能实现高速的PWM控制。从而，能够实现更高响应性能的PWM电路及使用该PWM电路的电源电路。
本发明不局限于上述实施方式，在不改变本发明要点的范围内可以有各种变形。
如上所述，根据本发明，能够进行0-100％工作比范围内的PWM控制，因此，使实现能够高速响应的PWM电路及使用PWM电路的电源电路成为可能。
尽管本发明已经参照附图和优选实施例进行了说明，但是，对于本领域的技术人员来说，本发明可以有各种更改和变化。本发明的各种更改、变化、和等同物由所附的权利要求书的内容涵盖。
附图标记说明1，9 电源输入端子2，11 基准电位输入端子4 输出端子6 分频信号输入端子7，8 时钟脉冲输入端子10 误差电压输入端子12 PWM信号输出端子30 PWM电路321和322 混频电路40 误差放大器(误差检测装置)QP1PMOS(高频晶体管)QN1NMOS(高频晶体管)E 基准电压源L1 整流线圈C0 稳压电容器
权利要求
1.一种电源电路，其特征在于包括DC-DC转换电路，其具有串联连接在电源电压和基准电位之间的高频晶体管和低频晶体管，利用各PWM信号控制各晶体管，作为输出获得受PWM控制的直流输出电压；误差检测装置，其将所述DC-DC转换电路的直流输出电压和基准电压相比较后输出误差量；以及PWM电路，其根据所述误差检测装置的误差输出，生成0-100％工作比范围的PWM信号，对所述DC-DC转换电路进行PWM控制。
2.根据权利要求1所述的电源电路，其特征在于，所述PWM电路包括第一和第二PWM电路，其接收来自所述误差检测装置的误差信号，使用互错半周期的特定频率的第一和第二时钟脉冲，在生成互错半周期且振幅与所述误差信号相对应的第一和第二三角波信号后，使用第一和第二电位判断电路生成互错半周期的PWM信号；以及混频电路，其混合来自所述第一和第二PWM电路的第一和第二PWM信号，然后输出具有所述预定频率的两倍频的PWM信号。
3.根据权利要求2所述的电源电路，其特征在于所述第一PWM电路包括分频信号输入端子，其接收根据特定频率的主基准时钟脉冲生成的50％工作比的分频信号；第一时钟脉冲输入端子，其接收将所述主基准时钟脉冲分频为两部分，且互错半周期形成的第一和第二分频时钟脉冲中的第一分频时钟脉冲；电源输入端子，其接收作为电源电压的输入电压；输入端子，其接收来自误差检测装置的误差输出；基准电位输入端子，其接收基准电位；第一电压—电流转换电路，包括第一误差放大器、第一基准电阻、和第一电流控制P沟道型晶体管，其中向所述第一误差放大器的“-”端子输入所述误差输出，所述第一误差放大器的“+”端子连接在所述第一电流控制P沟道型晶体管的漏极和所述第一基准电阻的串联连接点上，所述第一误差放大器的输出端连接在所述第一电流控制P沟道型晶体管的栅极上，所述第一电流控制P沟道型晶体管的源极连接在所述电源输入端子上，所述第一基准电阻连接在所述基准电位输入端子上；第一充放电电路，包括第一供电P沟道型晶体管、第一充电电容器、和第一放电N沟道型晶体管，其中所述第一供电P沟道型晶体管的源极连接在所述电源输入端子上，其漏极通过所述第一充电电容器连接在所述基准电位输入端子上，所述第一供电N沟道型晶体管的漏极和源极并联连接在所述第一充电电容器的两端，所述第一供电P沟道型晶体管的栅极连接在所述第一电流控制P沟道型晶体管的栅极及所述第一误差放大器的输出端，所述第一放电N沟道型晶体管的栅极连接在所述第一时钟脉冲输入端子上，所述第一放电N沟道型晶体管通过其栅极接收的所述第一分频时钟脉冲被周期性地导通，并使所述第一充电电容器的充电电荷放电，以输出第一三角波信号；第一施密特触发电路，其接收从所述第一充电电容器的输出端获得的所述第一三角波信号，并用特定的阈值生成矩形波信号；以及第一锁存电路，其由R-S或非锁存器构成，并使用两个双输入或非元件，分别接收来自所述第一施密特触发电路的矩形波信号和来自所述分频信号输入端的分频信号，然后相互反馈其输出作为另一个或非元件的输入，并作为第一PWM信号输出，以及所述第二PWM电路包括所述分频信号输入端子，其接收根据特定频率的主基准时钟脉冲生成的50％工作比的分频信号；第二时钟脉冲输入端子，其接收将所述主基准时钟脉冲分频为两部分，且互错半周期形成的第一和第二分频时钟脉冲中的第二分频时钟脉冲；所述电源输入端子，其接收作为电源电压的输入电压；所述输入端子，其接收来自误差检测装置的误差输出；所述基准电位输入端子，其接收基准电位；第二电压—电流转换电路，其包括第二误差放大器、第二基准电阻、和第二电流控制P沟道型晶体管，其中向所述第二误差放大器的“-”端子输入所述误差输出，所述第二误差放大器的“+”端子连接在所述第二电流控制P沟道型晶体管的漏极和所述第二基准电阻的串联连接点上，所述第二误差放大器的输出端连接在所述第二电流控制P沟道型晶体管的栅极上，所述第二电流控制P沟道型晶体管的源极连接在所述电源输入端子上，所述第二基准电阻连接在所述基准电位输入端子上；第二充放电电路，其包括第二供电P沟道型晶体管、第二充电电容器、和第二放电N沟道型晶体管，其中所述第二供电用P沟道型晶体管的源极连接在所述电源输入端子上，其漏极通过所述第二充电电容器连接在所述基准电位输入端子上，所述第二放电N沟道型晶体管的漏极和源极并联连接在所述第二充电电容器的两端，所述第二供电P沟道型晶体管的栅极连接在所述第二电流控制P沟道型晶体管的栅极及所述第二误差放大器的输出端，所述第二放电N沟道型晶体管的栅极连接在所述第二时钟脉冲输入端子上，所述第二放电N沟道型晶体管通过其栅极接收的所述第二分频时钟脉冲被周期性地导通，并使所述第二充电电容器的充电电荷放电，以输出第二三角波信号；第二施密特触发电路，其接收从所述第二充电电容器的输出端获得的所述第二三角波信号，并用特定的阈值生成矩形波信号；以及第二锁存电路，其由R-S或非锁存器构成，并使用两个双输入或非元件，分别接收来自所述第二施密特触发电路的矩形波信号和来自所述分频信号输入端的分频信号，然后用反相器反转后相互反馈其输出作为另一个或非元件的输入，并作为第二PWM信号输出。
4.一种PWM电路，其特征在于包括第一和第二PWM电路，其接收控制信号，使用互错半周期的预定频率的第一和第二时钟脉冲，生成互错半周期且振幅与所述控制信号相对应的第一和第二三角波信号后，使用第一和第二电位判断电路生成互错半周期的第一和第二PWM信号；以及混频电路，其混合来自所述第一和第二PWM电路的第一和第二PWM信号，然后输出具有所述预定频率两倍频的PWM信号。
全文摘要
本发明提供能在0－100％工作比范围内进行PWM控制、并能高速响应的电源电路及PWM电路，包括DC－DC转换电路，其具有串联连接在电源输入端子1和基准电位输入端子2之间的PMOS(QP1)和NMOS(QN1)，用PWM信号使其分别交替导通，以获得作为输出的受PWM控制的直流输出电压；误差放大器40，其将直流输出电压和基准电压进行比较，然后输出误差电压；以及PWM电路30，其按照该误差放大器40的误差输出，进行0－100％工作比范围内的PWM控制，其中，PWM电路30采用互错半周期的第一和第二分频时钟脉冲，通过生成三角波所用的各充放电电路，生成互错半周期的三角波信号，把各三角波信号作为第一和第二PWM信号，通过第一和第二施密特触发电路将他们混合后，生成PWM信号。
文档编号H02M3/155GK1447506SQ0312131
公开日2003年10月8日 申请日期2003年3月25日 优先权日2002年3月26日
发明者西牧辰夫 申请人:精工爱普生株式会社
技术领域：
本发明涉及电源电路及PWM电路，特别涉及在同步整流电源电路等中，监控输出电压的变化以获得误差信号，使用三角波生成PWM信号的时候，既能生成0-100％工作比范围内的PWM信号，又能扩大输出电压控制范围的电源电路及PWM电路。
特别是，随着使用集成电路的电子设备的普及，需要使用低电压、低能耗、稳定的直流电源。
对应负载及输入的变化，如果通过让晶体管导通、截止的开关作用实现电源的稳定，则能够减少无功能耗，因此电源效率得以大幅提高。也就是说，通过变化晶体管的导通期间(或导通工作比)能够稳定电源。作为这种有效的电源电路，有使用CMOS集成电路的同步整流型开关稳压器。
CMOS集成电路由N沟道型晶体管(以下简称为NMOS)和P沟道型晶体管(以下简称为PMOS)两种MOS晶体管组合构成，因其低能耗特性而成为LSI技术的主流。
图7示出了使用CMOS集成电路的同步整流型开关稳压器的构成。
在图7中，电源电路包括同步整流型开关稳压电路，其具有高频PMOS(以下称为高频晶体管)(QP1)和低频NMOS(以下称为低频晶体管)(QN1)，以交替导通、截止状态输出直流电压VOUT；误差放大器40，将该C开关稳压电路的输出电压和基准电压源E的基准电压值相比较，获得误差信号；PWM电路20，根据该误差信号控制PWM信号的脉冲宽度，控制该开关稳压电路的固定输出。
开关稳压电路，作为输入电压的直流电压VIN(等于电源电压VDD，例如4V)的输入端子1和提供基准电位VSS(等于接地电位GND，例如0V)的端子2之间，串联连接高频晶体管(QP1)和低频晶体管(QN1)且共用漏极D。高频晶体管(QP1)的源极S连接在端子1上，低频晶体管(QN1)的源极连接在端子2上。
向高压晶体管(QP1)和低压晶体管(QN1)各自的栅极供给高频脉冲SH和SL，该高频脉冲是将来自PWM电路20的PWM信号通过输出缓冲器BA1和BA2反转得到的。通过使各晶体管在该高频脉冲SH和SL作用下交替导通、截止，从而在两晶体管的连接点的中间节点K上产生交流电压VMA。
中间节点K和提供基准电位VSS的端子2之间串联连接整流线圈1和稳压电容C0，在其串联连接点上连接的输出端子4，通过稳压电容C0输出平滑直流电压VOUT。而且，输出电压VOUT通过反馈线反馈到误差放大器40的“-”端子，和连接在提供基准电位VSS的端子5上的基准电压源E的基准电压值相比较。把误差放大器40的比较结果的误差输出Vb提供到PWM电路20，通过该误差输出，控制生成PWM电路20的PWM信号的脉冲宽度。由于该反馈控制，提供到无图示负载的输出电压VOUT(例如1.5V)被永远控制在不变状态。
可是，在现有技术中，该PWM电路20如图8所示，由比较器COMP构成。作为基准信号向比较器“-”端子输入上述误差放大器40的误差输出Vb参照图9(a)。向比较器COMP“+”端子输入由无图示的三角波生成电路生成的特定频率的三角波信号Wsaw参照图9(a)。作为其比较的结果，输出其脉冲宽度根据误差输出Vb发生变化的PWM信号参照图9(b)。该PWM信号作为选通脉冲SH和SL输入到图7所示的高频晶体管(QP1)、低频晶体管(QN1)上。但是，为了在PMOS及NMOS同时导通时不发生从电源电压VIN一侧流向基准电位VSS一侧的穿透电流，所以，由低频晶体管(QN1)输出的选通脉冲SL，其脉冲宽度比高频晶体管(QP1)的选通脉冲SH窄。
不过，在使用比较器构成PWM电路的情况下，如果将三角波信号频率设置成，例如约1MHz的高频率，使CMOS变换器电路高速变换，那么很难根据其高频率生成PWM信号，也难以高速化。
所以，作为该PWM电路20，由特定频率(例如1MHz)的基准时钟脉冲，生成与该误差输出Vb相应斜率的三角波信号，可以认为，由于将该三角波信号提供到例如施密特触发电路等的电位判断电路中，从而生成满足误差输出Vb的脉冲宽度的PWM信号。
这种PWM电路20的构成例如图10所示。也就是说，PWM电路20包括时钟脉冲输入端子21，其提供例如1MHz的基准时钟脉冲CLK参照图11(a)；电源输入端子22，其提供作为电源电压的输入电压VIN；输入端子23，其接收来自误差放大器40的误差输出Vb；基准电位输入端子24，其接收基准电位VSS；电压—电流转换电路包括具有误差放大器201、基准电阻R、和电流控制PMOS(QP2)，其中由误差放大器201的“-”端子输入该误差输出Vb，误差放大器201的“+”端子连接在PMOS(QP2)的漏极和基准电阻R的串联连接点上，误差放大器201的输出端连接PMOS(QP2)的栅极，PMOS(QP2)的源极连接在该电源输入端子22上，基准电阻R的一端连接在该基准电位输入端子24上；以及充放电电路，其具有供电PMOS(QP3)、充电电容器C、和放电NMOS(QN2)，其中PMOS(QP3)的源极连接在该电源输入端子22上，其漏极通过充电电容器C连接在该基准电位输入端子24上，NMOS(QN2)的漏极和源极并联连接在充电电容器C的两端，PMOS(QP3)的栅极连接在PMOS(QP2)的栅极及该误差放大器201的输出端，NMOS(QN2)的栅极连接在时钟脉冲输入端子21上，NMOS(QN2)通过其栅极输出的该基准时钟脉冲CLK从而周期性地导通，使充电电容器C的充电电荷放电，输出三角波信号W-CLK；包括施密特触发电路202，其接收从该充电电容器C的输出端获得的三角波信号W-CLK参照图11(b)，用特定的阈值VTH生成矩形波信号即PWM信号，参照图11(c)。上述PMOS(QP2)和PMOS(QP3)具有相同的大小，相同的形状，且互为镜像晶体管。
在这种构成中，通过使基准电阻R的电流i所生成的电压降I·R等于误差放大器40输入的误差电压Vb，在电压—电流转换电路中的误差放大器201以这种方式工作从而控制电流，经由PMOS(QP2)及电阻R，电流i(＝Vb/R)流出。其结果，与误差电压Vb相对应的电流流向PMOS(QP2)的同时，同一电流也流向PMOS(QP3)。从而，根据误差放大器40输入的误差电压Vb值的变化，流向PMOS(QP2)和PMOS(QP3)的各晶体管的电流量发生变化，其结果电容器C充电的电压也发生与误差电压Vb的值相应的变化。例如，当误差电压Vb上升时，向电容器C充电的电流值也呈线性增加，所以，在每个固定的时钟脉冲周期进行充放电生成的三角波信号的峰值随电压Vb的增加而变化。其结果，如图11(b)的实线波形①，虚线波形②③所示，在电容器C两端生成的三角波信号的斜度发生变化。为此，在施密特触发电路202上，被阈值VTH截取的PWM信号的脉冲宽度变大，如图11(c)的实线波形①，虚线波形②③所示。也就是说，能够根据误差电压Vb，改变三角波信号的斜度，控制PWM信号的脉冲宽度。
根据图10中的PWM电路，由于采用响应良好的施密特触发电路，所以能够根据误差输出Vb的变化高速实现PWM控制，提高响应性能。
如果三角波的斜度为90°，虽然PMOS(QP1)栅极接收的PWM信号(SH)导通的脉冲工作比是100％(因为PMOS是低能动，所以当图10的PWM信号总是为高的时候PMOS永远导通，导通工作比是100％)。但是，接近于100％工作比时，PWM信号的脉冲宽度(低能动)难以变窄。
可是，象这样PMOS的栅极需要窄幅脉冲的(即接近于100％工作比的)PWM信号的理由如下。
即，有时也希望通过设定PWM信号总是为高而永远导通PMOS，即PMOS的导通工作比为100％。参照图12说明其理由。
若输入电压VIN(＝VDD)为4.0V，此后在开关稳压电路使用75％工作比的PWM信号，并得到3.0V的输出电压VOUT，则电压比为工作比宽度的75％。这里，输入电压VIN保持4V即可，但当输入电压VIN降下来，例如降至3.0V时，可作为PWM信号输出的最大的导通工作比至多为80％左右，所以输出电压VOUT3.0V是输入电压VIN的80％，即2.4V为最大值。如果PWM信号可以保持其工作比在0-100％的范围内，则100％的工作比对应3.0V的输入电压VIN，即能够维持3.0V的输出电压，并能把其提供给负载。
一方面，近年来，随着集成电路的低压化和低能耗化，提供给负载的输出电压需要为1V以下的低压。因此，有时需要把PWM信号的工作比设定为例如5％、10％这样的低值。
因此，本发明克服了上述不足，目的在于提供可以在0-100％工作比范围内进行PWM控制，能够高速响应的电源电路及PWM电路。
本发明的电源电路包括DC-DC转换电路，该DC-DC转换电路具有串联连接在电源电压和基准电位之间的高频晶体管和低频晶体管，利用各PWM信号控制各晶体管，作为输出获得受PWM控制的直流输出电压；误差检测装置，其将该DC-DC转换电路的直流输出电压和基准电压相比较输出误差量；以及PWM电路，其根据该误差检测装置的误差输出，生成0-100％工作比范围的PWM信号，对该DC-DC转换电路进行PWM控制。
根据本发明的这种构成，对DC-DC转换电路进行PWM控制时，根据误差检测装置的误差输出生成0-100％工作比范围的PWM信号，便可进行PWM控制，需要低输出电压时，生成接近于0％工作比的窄幅PWM信号，使P沟道晶体管只在非常短的时间内导通，从而低电压可以作为输出电压而输出。另一方面，即使在电池等的电源电压下降的时候，也能生成100％工作比的PWM信号，使P沟道晶体管永远导通，所以也能使电源电压作为输出电压原样输出。
另外，在本发明中，该PWM电路优选包括第一和第二PWM电路，其接收来自误差检测装置的误差信号，使用互错半周期的特定频率的第一和第二时钟脉冲，在生成互错半周期且振幅与误差信号相对应的第一和第二三角波信号后，使用第一和第二电位判断电路生成互错半周期的PWM信号；以及混频电路，其混合来自第一和第二PWM电路的第一和第二PWM信号，然后输出具有所述预定频率的两倍频的PWM信号。
根据这种构成，使用最终工作频率1/2的频率，且互错半周期的第一和第二时钟脉冲，生成互错半周期第一和第二三角波信号后，使用由各施密特触发电路构成的第一和第二电位判断电路，生成第一和第二PWM信号，将其混合形成最终工作频率的PWM信号，所以能够对应误差信号，生成0-100％工作比范围的PWM信号，而且能够进行不易受噪声影响的高速PWM控制。
另外，在本发明中，该第一PWM电路优选包括分频信号输入端子，其接收根据特定频率的主基准时钟脉冲生成的50％工作比的分频信号；第一时钟脉冲输入端子，其接收将主基准时钟脉冲分频为两部分，且互错半周期形成的第一和第二分频时钟脉冲中的第一分频时钟脉冲；电源输入端子，其接收作为电源电压的输入电压；输入端子，其接收来自误差检测装置的误差输出；基准电位输入端子，其接收基准电位；第一电压—电流转换电路，包括第一误差放大器、第一基准电阻、和第一电流控制P沟道型晶体管，其中向第一误差放大器的“-”端子输入误差输出，第一误差放大器的“+”端子连接在第一电流控制P沟道型晶体管的漏极和第一基准电阻的串联连接点上，第一误差放大器的输出端连接在第一电流控制P沟道型晶体管的栅极上，第一电流控制P沟道型晶体管的源极连接在电源输入端子上，第一基准电阻连接在基准电位输入端子上；第一充放电电路，包括第一供电P沟道型晶体管、第一充电电容器、和第一放电N沟道型晶体管，其中第一供电P沟道型晶体管的源极连接在电源输入端子上，其漏极通过第一充电电容器连接在基准电位输入端子上，第一供电N沟道型晶体管的漏极和源极并联连接在第一充电电容器的两端，第一供电P沟道型晶体管的栅极连接在第一电流控制P沟道型晶体管的栅极及第一误差放大器的输出端，第一放电N沟道型晶体管的栅极连接在第一时钟脉冲输入端子上，第一放电N沟道型晶体管通过其栅极接收的第一分频时钟脉冲被周期性地导通，并使第一充电电容器的充电电荷放电，以输出第一三角波信号；第一施密特触发电路，其接收从第一充电电容器的输出端获得的第一三角波信号，并用特定的阈值生成矩形波信号；以及第一锁存电路，其由R-S或非锁存器构成，并使用两个双输入或非元件，分别接收来自第一施密特触发电路的矩形波信号和来自分频信号输入端的分频信号，然后相互反馈其输出作为另一个或非元件的输入，并作为第一PWM信号输出，以及该第二PWM电路优选包括该分频信号输入端子，其接收根据特定频率的主基准时钟脉冲生成的50％工作比的分频信号；第二时钟脉冲输入端子，其接收将主基准时钟脉冲分频为两部分，且互错半周期形成的第一和第二分频时钟脉冲中的第二分频时钟脉冲；该电源输入端子，其接收作为电源电压的输入电压；该输入端子，其接收来自误差检测装置的误差输出；该基准电位输入端子，其接收基准电位；第二电压—电流转换电路，其包括第二误差放大器、第二基准电阻、和第二电流控制P沟道型晶体管，其中向所述第二误差放大器的“-”端子输入误差输出，第二误差放大器的“+”端子连接在第二电流控制P沟道型晶体管的漏极和第二基准电阻的串联连接点上，第二误差放大器的输出端连接在第二电流控制P沟道型晶体管的栅极上，第二电流控制P沟道型晶体管的源极连接在电源输入端子上，第二基准电阻连接在基准电位输入端子上；第二充放电电路，其包括第二供电P沟道型晶体管、第二充电电容器、和第二放电N沟道型晶体管，其中第二供电P沟道型晶体管的源极连接在电源输入端子上，其漏极通过第二充电电容器连接在基准电位输入端子上，第二放电N沟道型晶体管的漏极和源极并联连接在第二充电电容器的两端，第二供电P沟道型晶体管的栅极连接在第二电流控制P沟道型晶体管的栅极及第二误差放大器的输出端，第二放电N沟道型晶体管的栅极连接在第二时钟脉冲输入端子上，第二放电N沟道型晶体管通过其栅极接收的第二分频时钟脉冲被周期性地导通，并使第二充电电容器的充电电荷放电，以输出第二三角波信号；第二施密特触发电路，其接收从第二充电电容器的输出端获得的所述第二三角波信号，并用特定的阈值生成矩形波信号；以及第二锁存电路，其由R-S或非锁存器构成，并使用两个双输入或非元件，分别接收来自第二施密特触发电路的矩形波信号和来自分频信号输入端的分频信号，然后用反相器反转后相互反馈其输出作为另一个或非元件的输入，并作为第二PWM信号输出。
进而，根据本发明的PWM电路，其特征在于包括第一和第二PWM电路，其接收控制信号，使用互错半周期的预定频率的第一和第二时钟脉冲，生成互错半周期且振幅与控制信号相对应的第一和第二三角波信号后，使用第一和第二电位判断电路生成互错半周期的第一和第二PWM信号；以及混频电路，其混合来自第一和第二PWM电路的第一和第二PWM信号，然后输出具有所述预定频率两倍频的PWM信号。
根据这种构成，采用最终工作频率1/2的频率且互错半周期的第一和第二时钟脉冲，生成互错半周期第一和第二三角波信号后，使用由各施密特触发电路等构成的第一和第二电位判断电路，生成第一和第二PWM信号，将其混合后，生成最终工作频率的PWM信号，所以能够对应控制信号，生成0-100％工作比范围的PWM信号，而且能够进行不易受噪声影响的高速PWM控制。这种PWM电路不局限于电源电路，能够应用于需要PWM控制的各种电子电路。
图1示出了本发明的一个实施方式的电源电路的构成图；图2示出了图1电源电路的DC-DC转换电路中的PWM信号SH和SL与中间节点电位VMA之间的关系的时序图；图3示出了图1电源电路中的PWM电路构成实例的电路图；图4示出了图3的PWM电路的各部分信号波形的时序图；图5示出了组成图3的PWM电路的第一PWM电路的三角波及PWM信号生成的示意图；图6示出了在构成图3的PWM电路的第一和第二PWM电路中，说明可能实现的三角波斜率范围及其效果的示意图；图7示出了采用现有技术的CMOS集成电路的同步整流型开关稳压器的构成图；图8示出了图7中PWM电路的构成实例的电路图；图9是对图8的工作状态进行说明的时序图；图10示出了图7中PWM电路的另一个构成实例的电路图；图11是对图10的工作状态进行说明的时序图；以及图12用于说明进行100％工作比(永远导通状态)PWM控制的必要性。
具体实施例方式
参照附图对发明的实施方式进行说明。
图1示出了本发明一实施方式的电源电路的构成。与图7现有技术的电路相同的元件用同一附图标记表示。
在图1中，电源电路由DC-DC转换电路构成，而DC-DC转换电路由同步整流型开关稳压电路组成，同步整流型开关稳压电路在输入电压VIN和基准电位VSS之间具有高频晶体管(QP1)和低频晶体管(QN1)，利用PWM信号使这些晶体管交替地导通、截止，输出直流电压VOUT；误差放大器40将该DC-DC转换电路的输出电压与基准电压E的电压值相比较得到误差信号；以及PWM电路30，其根据该误差信号，能够在0-100％的范围内控制PWM信号脉冲宽度，从而控制该DC-DC转换电路的输出固定不变。
DC-DC转换电路具有高频晶体管(QP1)和低频晶体管(QN1)，其共用漏极D且相互串联连接在作为输入电压的直流电压VIN(＝电源电压VDD，例如4V)的接收端子1和基准电位VSS(＝接地电位GND，例如0.3V)的接收端子2之间。高频晶体管(QP1)的源极S接到端子1上，低频晶体管(QN1)的源极接到端子2上。
向高压晶体管(QP1)和低压晶体管(QN1)的栅极输入作为来自PWM电路30的PWM信号的高频脉冲SH和SL，各晶体管通过该高频脉冲SH和SL交替导通、截止，从而在两晶体管的连接点的中间节点K上产生交流电压VMA。
此外，如图2(a)和图2(b)所示，虽然低频晶体管(QN1)的选通脉冲SL和高频晶体管(QP1)的选通脉冲SH几乎同步，但是，因负载情况不同其脉冲宽度不同。选通脉冲SL为高电平的持续时间，比选通脉冲SH为高电平的持续时间窄，由于将PMOS及NMOS设置为不能同时导通，所以防止了从电源VIN一侧向基准电位VSS一侧的穿透电流通过。另外，低频晶体管(QN1)的源极和漏极之间连接肖特基二极管SD，在低频晶体管导通中，防止过电压流向低频晶体管并且进行后备供电。
在生成交流电压VMA的中间节点K和接收基准电位VSS的端子2之间串联连接整流线圈L1和稳压电容C0，连接在其串联连接点上的输出端子27，通过稳压电容C0输出平滑的直流电压VOUT(例如1.5V)，然后被提供到无图示的负载上。
而且，输出的直流电压VOUT通过反馈线反馈到误差放大器40的“-”端子，和连接在接收基准电位VSS的端子5上的基准电压源E的电压值相比较。
作为误差放大器40的比较结果的误差电压被提供到PWM电路30，由PWM电路33生成的PWM信号的脉冲宽度被该误差电压控制。通过该反馈控制，被输入到无图示负载的输出电压VOUT(例如1.5V)能够被控制为永远不变。
在上述的结构中，来自PWM电路30的PWM信号通过输出缓冲器BA1和BA2被分别反转，成为具有相互几乎同步的合适的脉冲宽度的高频(例如1MHz)脉冲SH和SL，外加在高频晶体管(QP1)和低频晶体管(QN1)的各自栅极上。高频脉冲SH和SL是如图2(a)和图2(b)所示的脉冲。由于高频晶体管(QP1)、低频晶体管(QN1)在上述的几乎同步的高频脉冲SH和SL作用下相互交替地导通、截止，从而在连接点的中间节点k如图2(c)所示的那样，产生交流电压VMA。根据该交流电压VMA，电流通过线圈L1向稳压电容器C0充电，在输出端S4上可获得作为输出电压VOUT的直流电压。
图3是上述PWM电路30的构成实例的电路图。该PWM电路30将几乎和图10中PWM电路20相同构成的第一和第二PWM电路并联连接，将该基准时钟脉冲(例如1MHz)分频为两部分生成互错半周期的两种分频时钟脉冲，利用第一和第二PWM电路的充放电电路生成互错半周期的三角波信号。将三角波信号作为第一和第二PWM信号，分别通过第一和第二施密特触发电路将其混合，作为PWM信号输出到CMOS反相器。
因此，PWM电路30由第一和第二PWM电路构成，该第一和第二PWM电路接收来自误差放大器40的误差信号Vb，并生成互错半周期且振幅与该误差信号Vb相对应的第一和第二三角波信号，并生成第一和第二PWM信号；以及混频电路，其混合来自该第一和第二PWM电路的第一和第二PWM信号，并作为PWM信号输出。
上述第一PWM电路包括分频信号输入端子6，其接收根据例如1MHz的基准时钟脉冲参照图4(a)生成的分频信号；第一时钟脉冲输入端子7，其接收将该主基准时钟脉冲(例如1MHz)分频为两部分生成的互错半周期的第一分频时钟脉冲CLK1和第二分频时钟脉冲CLK2(各500kHz)中的第一分频时钟脉冲CLK1；电源输入端子9，其接收作为电源电压的输入电压VIN；输入端子10，其接收来自误差放大器器40的误差输出Vb；基准电位输入端子11，其接收基准电位VSS；第一电压—电流转换电路，用于生成对应该误差电压Vb的电流；第一充放电电路，用于由该第一电压—电流转换电路生成的电流以固定时钟脉冲周期对电容器C1充电后放电，从而生成对应于该误差电压Vb的振幅(上升斜率)的三角波信号W-CLK1；第一施密特触发电路302，用于输入该三角波信号W-CLK1生成矩形波；以及第一锁存电路，用于在特定的期间内锁存该矩形波。
该第一电压—电流转换电路包括误差放大器301、基准电阻R1、和电流控制PMOS(QP4)，其中由误差放大器301的“-”端子输入该误差输出Vb，误差放大器301的“+”端子连接在PMOS(QP4)的漏极和基准电阻R1的串联连接点上，误差放大器301的输出端连接在PMOS(QP4)的栅极上，PMOS(QP4)的源极连接在电源输入端子9上，基准电阻R1连接在基准电位输入端子11上。
该第一充放电电路包括供电PMOS(QP5)、充电电容器C1和放电NMOS(QN3)，其中PMOS(QP5)的源极连接在该电源输入端子9上，其漏极通过充电电容器C1连接在基准电位输入端子11上，NMOS(QN3)的漏极和源极并联连接在充电电容器C1的两端，PMOS(QP5)的栅极连接在PMOS(QP4)的栅极及该误差放大器301的输出端，NMOS(QN3)的栅极连接在时钟脉冲输入端子7上，NMOS(QN3)通过由其栅极接收的该基准时钟脉冲CLK1而周期性地导通，使该电容器C1的充电电荷放电，输出三角波信号W-CLK参照图4(e)。
该第一施密特触发电路302接收从该充电电容器C1的输出端获得的三角波信号W-CLK1，用特定的阈值VTH1生成矩形波信号即第一PWM信号，参照图4(g)。
该第一锁存电路由使用两个双输入或非元件303和304的R-S或非锁存器构成，该双输入或非元件303和304分别接收来自该第一施密特触发电路302的PWM信号和来自分频信号输入端6的分频信号，然后将或非元件的输出相互返还作为另一个或非元件的输入并作为第一PWM信号(PWM1)输出。
另一方面，该第二PWM电路的构成和第一PWM电路几乎相同，包括分频信号输入端子6，其接收根据例如1MHz的基准时钟脉冲参照图4(a)生成的分频信号；第二时钟脉冲输入端子8，其接收将该主基准时钟脉冲(例如1MHz)分频为两部分生成的互错半周期的第一分频时钟脉冲CLK1和第二分频时钟脉冲CLK2(各500KHz)中的第二分频时钟脉冲CLK2；电源输入端子9，其接收作为电源电压的输入电压VIN；输入端子10，其接收来自误差放大器40的误差输出Vb；基准电位输入端子11，其接收基准电位VSS；第二电压—电流转换电路，用于生成对应该误差电压Vb的电流；第二充放电电路，用于由该第二电压—电流转换电路生成的电流以固定时钟脉冲周期向电容器C2充电后放电，从而生成对应该误差电压Vb的振幅(上升斜率)的三角波信号W-CLK2；第二施密特触发电路312，用于输入该三角波信号W-CLK2并生成矩形波；以及第二锁存电路，其用于在一定期间内锁存该矩形波。
该第二电压—电流转换电路包括误差放大器311、基准电阻R2、和电流控制PMOS(QP6)，且在误差放大器311的“-”端子输入该误差输出Vb，误差放大器311的“+”端子连接在PMOS(QP6)的漏极和基准电阻R2的串联连接点上，误差放大器311的输出端连接在PMOS(QP6)的栅极上，PMOS(QP6)的源极连接在电源输入端子9上，基准电阻R2连接在基准电位输入端子11上。
该第二充放电电路包括供电PMOS(QP7)、充电电容器C2、和放电NMOS(QN4)，其中PMOS(QP7)的源极连接在该电源输入端子9上，其漏极通过充电电容器C2连接在基准电位输入端子11上，NMOS(QN4)的漏极和源极并联连接在充电电容器C2的两端，PMOS(QP7)的栅极连接到PMOS(QP6)的栅极及该误差放大器311的输出端，NMOS(QN4)的栅极连接到时钟脉冲输入端子7上，NMOS(QN4)通过其栅极接收的该基准时钟脉冲CLK1进行周期性地导通，使该充电电容器C2的充电电荷放电，输出三角波信号W-CLK参照图4(f)。
该第二施密特触发电路312接收从该充电电容器C2的输出端获得的三角波信号W-CLK2，用特定的阈值VTH2生成矩形波信号即第二PWM信号，参照图4(h)。
该第二锁存电路由使用两个双输入或非元件313和315的R-S或非锁存器构成，该双输入或非元件313和315分别接收来自该第二施密特触发电路312的PWM信号和来自分频信号输入端6的分频信号利用反相器314反转的信号，然后将或非元件的输出相互返还作为另一个或非元件的输入并作为第二PWM信号(PWM2)输出。
该混频电路由求该第一PWM信号(PWM1)和第二PWM信号(PWM2)逻辑和的“或”电路(或者为‘或非’电路321与‘非’电路322的组合电路)构成。
下面参照图4至图6，对图3电路的作用、效果进行说明。此外，因为该第一和第二PWM电路的各自工作状态和图10中的PWM电路的工作大体相同，所以在此省略说明。
在图4中，(a)是例如1MHz的主基准时钟脉冲Main-CLK；(b)是根据主基准时钟脉冲Main-CLK生成的工作比为50％的分频信号Div-Main；(c)是将(a)的主基准时钟脉冲Main-CLK分频为两部分，例如500kHz的分频时钟脉冲CLK1；(d)是将(a)的主基准时钟脉冲Main-CLK分频为两部分，例如500kHz的分频时钟脉冲，而且相对于(c)的分频时钟脉冲互错半周期的分频时钟脉冲CLK2；(e)是采用(c)的分频时钟脉冲CLK1，在第一PWM电路生成的三角波信号W-CLK1；(f)是采用(d)的分频时钟脉冲CLK2在第二PWM电路生成三角波信号W-CLK2；(g)是根据(e)的三角波信号W-CLK1生成的PWM信号(PWM1)；(h)是根据(f)的三角波信号W-CLK2生成的PWM信号(PWM2)；(i)是混合第一PWM信号(PWM1)和第二PWM信号(PWM2)得到的PWM信号，作为选通脉冲SH被提供到图1的高频晶体管(QP1)的栅极。此外，通过如下方法能够得到被提供到图1的低频晶体管(QN1)栅极的选通脉冲SL，利用无图示的电路在图2(b)示出，在选通脉冲SH的高电平持续时间内，生成多个具有比其持续时间窄的高电平脉冲。
如图3所示的PWM电路30包括相互并联连接的第一和第二PWM电路，其各自具有和图10的PWM电路20几乎相同的构成，并将该主基准时钟脉冲(例如1MHz)分频为两部分生成互错半周期的两种分频时钟脉冲(各500kHz)，利用第一和第二PWM电路各自的充放电电路生成互错半周期的三角波信号，将各三角波信号分别输入到第一和第二施密特触发电路，生成第一和第二PWM信号，把他们混合后，如图4(i)所示作为PWM信号输出。这样，可以生成电平状态能从全高到全低的PWM信号。
如图10中的PWM电路20所示，如果通过单相的振荡(仅通过W-CLK1)生成PWM波形的话，虽然很难形成接近于0％工作比(永远截止状态)的窄幅PWM脉冲(即低能动脉冲)或接近于100％工作比(永远导通状态)的宽幅PWM脉冲(因为低能动其高电平部分为窄幅)，但是，根据本实施方式(图3)生成互错半周期的两个振荡信号(生成二相)，则能够利用在0-100％工作比范围内的PWM信号进行PWM控制。
图5是该第一PWM电路中的主要波形(对应图4的各部分波形)特别是三角波的放大示意图。(a)是根据例如为1MHz的主基准时钟脉冲Main-CLK生成的工作比为50％的分频信号Div-Main；(b)是将主基准时钟脉冲Main-CLK分频为两部分例如为500kHz的分频时钟脉冲CLK1；(c)使用(b)的分频时钟脉冲CLK1在第一PWM电路中生成三角波信号W-CLK1；以及(d)是根据(c)的三角波信号W-CLK1生成的第一PWM信号(PWM1)。
三角波信号W-CLK1，其波形上升斜率根据来自误差放大器40的误差信号振幅变化而变化，其结果是由施密特触发电路302生成的PWM信号(PWM1)宽度发生变化。即如图5(c)所示，误差信号Vb的电压越大，三角波的斜率就越大如①、②、…⑤所示就越大，随之第一PWM信号(PWM 1)的脉冲宽度上升部分如①、②、…⑤所示向左侧移动(即低能动脉冲工作比从100％变到—50％)。这种情况，可以同样改变互错半周期的三角波信号W-CLK2的斜率及第二PWM信号(PWM2)的脉冲宽度。
图6示出了该三角波信号W-CLK1、W-CLK2的斜率范围(在本实施方式中所需三角波的最大可变范围。)三角波W-CLK1、W-CLK2两者的斜率都最好在符号L表示的范围内变化。从图6所示的三角波W-CLK1、W-CLK2的生成时间及倾斜范围可知，两个三角波W-CLK1、W-CLK2都是实线的时候能够进行全低(永远截止状态)PWM控制，两个三角波W-CLK1、W-CLK2都是虚线的时候能够进行全高(永远导通状态)PWM控制。
根据上述的实施方式，生成适应误差电压的PWM波形的时候，将一个高频基准时钟脉冲进行分频，生成互错半周期的两个基准时钟脉冲从而实现二相化，便能够生成0-100％工作比范围的PWM信号，进行控制范围更广的PWM控制的同时，能够使用施密特触发电路，所以，即能够抗噪声影响又能实现高速的PWM控制。从而，能够实现更高响应性能的PWM电路及使用该PWM电路的电源电路。
本发明不局限于上述实施方式，在不改变本发明要点的范围内可以有各种变形。
如上所述，根据本发明，能够进行0-100％工作比范围内的PWM控制，因此，使实现能够高速响应的PWM电路及使用PWM电路的电源电路成为可能。
尽管本发明已经参照附图和优选实施例进行了说明，但是，对于本领域的技术人员来说，本发明可以有各种更改和变化。本发明的各种更改、变化、和等同物由所附的权利要求书的内容涵盖。
附图标记说明1，9 电源输入端子2，11 基准电位输入端子4 输出端子6 分频信号输入端子7，8 时钟脉冲输入端子10 误差电压输入端子12 PWM信号输出端子30 PWM电路321和322 混频电路40 误差放大器(误差检测装置)QP1PMOS(高频晶体管)QN1NMOS(高频晶体管)E 基准电压源L1 整流线圈C0 稳压电容器
权利要求
1.一种电源电路，其特征在于包括DC-DC转换电路，其具有串联连接在电源电压和基准电位之间的高频晶体管和低频晶体管，利用各PWM信号控制各晶体管，作为输出获得受PWM控制的直流输出电压；误差检测装置，其将所述DC-DC转换电路的直流输出电压和基准电压相比较后输出误差量；以及PWM电路，其根据所述误差检测装置的误差输出，生成0-100％工作比范围的PWM信号，对所述DC-DC转换电路进行PWM控制。
2.根据权利要求1所述的电源电路，其特征在于，所述PWM电路包括第一和第二PWM电路，其接收来自所述误差检测装置的误差信号，使用互错半周期的特定频率的第一和第二时钟脉冲，在生成互错半周期且振幅与所述误差信号相对应的第一和第二三角波信号后，使用第一和第二电位判断电路生成互错半周期的PWM信号；以及混频电路，其混合来自所述第一和第二PWM电路的第一和第二PWM信号，然后输出具有所述预定频率的两倍频的PWM信号。
3.根据权利要求2所述的电源电路，其特征在于所述第一PWM电路包括分频信号输入端子，其接收根据特定频率的主基准时钟脉冲生成的50％工作比的分频信号；第一时钟脉冲输入端子，其接收将所述主基准时钟脉冲分频为两部分，且互错半周期形成的第一和第二分频时钟脉冲中的第一分频时钟脉冲；电源输入端子，其接收作为电源电压的输入电压；输入端子，其接收来自误差检测装置的误差输出；基准电位输入端子，其接收基准电位；第一电压—电流转换电路，包括第一误差放大器、第一基准电阻、和第一电流控制P沟道型晶体管，其中向所述第一误差放大器的“-”端子输入所述误差输出，所述第一误差放大器的“+”端子连接在所述第一电流控制P沟道型晶体管的漏极和所述第一基准电阻的串联连接点上，所述第一误差放大器的输出端连接在所述第一电流控制P沟道型晶体管的栅极上，所述第一电流控制P沟道型晶体管的源极连接在所述电源输入端子上，所述第一基准电阻连接在所述基准电位输入端子上；第一充放电电路，包括第一供电P沟道型晶体管、第一充电电容器、和第一放电N沟道型晶体管，其中所述第一供电P沟道型晶体管的源极连接在所述电源输入端子上，其漏极通过所述第一充电电容器连接在所述基准电位输入端子上，所述第一供电N沟道型晶体管的漏极和源极并联连接在所述第一充电电容器的两端，所述第一供电P沟道型晶体管的栅极连接在所述第一电流控制P沟道型晶体管的栅极及所述第一误差放大器的输出端，所述第一放电N沟道型晶体管的栅极连接在所述第一时钟脉冲输入端子上，所述第一放电N沟道型晶体管通过其栅极接收的所述第一分频时钟脉冲被周期性地导通，并使所述第一充电电容器的充电电荷放电，以输出第一三角波信号；第一施密特触发电路，其接收从所述第一充电电容器的输出端获得的所述第一三角波信号，并用特定的阈值生成矩形波信号；以及第一锁存电路，其由R-S或非锁存器构成，并使用两个双输入或非元件，分别接收来自所述第一施密特触发电路的矩形波信号和来自所述分频信号输入端的分频信号，然后相互反馈其输出作为另一个或非元件的输入，并作为第一PWM信号输出，以及所述第二PWM电路包括所述分频信号输入端子，其接收根据特定频率的主基准时钟脉冲生成的50％工作比的分频信号；第二时钟脉冲输入端子，其接收将所述主基准时钟脉冲分频为两部分，且互错半周期形成的第一和第二分频时钟脉冲中的第二分频时钟脉冲；所述电源输入端子，其接收作为电源电压的输入电压；所述输入端子，其接收来自误差检测装置的误差输出；所述基准电位输入端子，其接收基准电位；第二电压—电流转换电路，其包括第二误差放大器、第二基准电阻、和第二电流控制P沟道型晶体管，其中向所述第二误差放大器的“-”端子输入所述误差输出，所述第二误差放大器的“+”端子连接在所述第二电流控制P沟道型晶体管的漏极和所述第二基准电阻的串联连接点上，所述第二误差放大器的输出端连接在所述第二电流控制P沟道型晶体管的栅极上，所述第二电流控制P沟道型晶体管的源极连接在所述电源输入端子上，所述第二基准电阻连接在所述基准电位输入端子上；第二充放电电路，其包括第二供电P沟道型晶体管、第二充电电容器、和第二放电N沟道型晶体管，其中所述第二供电用P沟道型晶体管的源极连接在所述电源输入端子上，其漏极通过所述第二充电电容器连接在所述基准电位输入端子上，所述第二放电N沟道型晶体管的漏极和源极并联连接在所述第二充电电容器的两端，所述第二供电P沟道型晶体管的栅极连接在所述第二电流控制P沟道型晶体管的栅极及所述第二误差放大器的输出端，所述第二放电N沟道型晶体管的栅极连接在所述第二时钟脉冲输入端子上，所述第二放电N沟道型晶体管通过其栅极接收的所述第二分频时钟脉冲被周期性地导通，并使所述第二充电电容器的充电电荷放电，以输出第二三角波信号；第二施密特触发电路，其接收从所述第二充电电容器的输出端获得的所述第二三角波信号，并用特定的阈值生成矩形波信号；以及第二锁存电路，其由R-S或非锁存器构成，并使用两个双输入或非元件，分别接收来自所述第二施密特触发电路的矩形波信号和来自所述分频信号输入端的分频信号，然后用反相器反转后相互反馈其输出作为另一个或非元件的输入，并作为第二PWM信号输出。
4.一种PWM电路，其特征在于包括第一和第二PWM电路，其接收控制信号，使用互错半周期的预定频率的第一和第二时钟脉冲，生成互错半周期且振幅与所述控制信号相对应的第一和第二三角波信号后，使用第一和第二电位判断电路生成互错半周期的第一和第二PWM信号；以及混频电路，其混合来自所述第一和第二PWM电路的第一和第二PWM信号，然后输出具有所述预定频率两倍频的PWM信号。
全文摘要
本发明提供能在0－100％工作比范围内进行PWM控制、并能高速响应的电源电路及PWM电路，包括DC－DC转换电路，其具有串联连接在电源输入端子1和基准电位输入端子2之间的PMOS(QP1)和NMOS(QN1)，用PWM信号使其分别交替导通，以获得作为输出的受PWM控制的直流输出电压；误差放大器40，其将直流输出电压和基准电压进行比较，然后输出误差电压；以及PWM电路30，其按照该误差放大器40的误差输出，进行0－100％工作比范围内的PWM控制，其中，PWM电路30采用互错半周期的第一和第二分频时钟脉冲，通过生成三角波所用的各充放电电路，生成互错半周期的三角波信号，把各三角波信号作为第一和第二PWM信号，通过第一和第二施密特触发电路将他们混合后，生成PWM信号。
文档编号H02M3/155GK1447506SQ0312131
公开日2003年10月8日 申请日期2003年3月25日 优先权日2002年3月26日
发明者西牧辰夫 申请人:精工爱普生株式会社
最新回复(0)