一种modis中频数字信号接收机的制作方法
专利名称：一种modis中频数字信号接收机的制作方法
技术领域：
本实用新型涉及一种MODIS中频数字接收机，属于卫星通信技术领域。
背景技术：
MODIS (中分辨率成像光谱仪)是搭载在terra和aqua卫星上的一个重要的传感器，是卫星上唯一将实时观测数 据通过X波段向全世界直接广播，并可以免费接收数据并无偿使用的星载仪器，全球许多国家和地区都在接收和使用MODIS数据。MODIS扫描周期为I. 477秒，每条扫描线沿扫描方向有1354个Pixels，沿卫星轨道方向有10个IKMD的IF0V。白天扫描每个点在两个MODIS包中传输，第一个包传输IFOV I 5，第二个包传输IFOV 6 10利用CCSDS进行了封装，使用(255，223) RS解码进行纠错。整个CCSDS包(包括同步码4个字节)长度为1024字节。裸数据是最原始的地面接收数据，它含有满足CCSDS标准(CCSDS 102.0-B-4)的数据包(CADU)。它经过格式化同步、去扰、RS纠错、格式转变等相应的步骤和程序，处理成为MODIS 0级数据产品。MODIS数据产品对气象、农业等有极大的指导作用。近几年随着我国高速数据通信业务的发展，尤其是卫星通信领域应用的需求，自主开发实现高速的MODIS数字接收机变得十分必要。一个完整的EOS / MODIS卫星数据接收系统包括3m跟踪天线及天线控制器、波导馈源及X波段L NA,EOS-AMl下变频器、MODIS中频数字接收机(QPSK解调器、Viterbi解调器、RS解码器)、高速数据摄入卡、计算机和ShineTek2000 EOS SHOP V1.0处理软件包)。而MODIS中频数字接收机是中频接收极为关键的一环。MODIS信号经过天线、高频头、和下变频器，从射频端变频得到70MHz中频信号。MODIS中频数字接收机的任务就是对输入的中频信号进行QPSK数字解调、Viterbi译码帧同步、解交织和RS译码，输出经过RS解码后的数据到PC端，进行数据格式转换，得到MODIS0级数据产品。随着DVB技术在世界范围内广泛应用，各芯片制造厂商竞相角逐DVB信道解码、信源解码芯片市场，投入巨资开发DVB新产品，并提出了各自的开发方案，这使得目前市场上的芯片种类繁多。DVB-S标准提供了一套完整的适用于卫星传输的数字电视系统规范，选定IS0/IEC MPEG-2标准作为音频及视频的编码压缩方式，对信源编码进行了统一；随后对 MPEG-2码流进行打包形成传输流(TS)，进行多个传输流复用，然后进行信道编码和数字调制，最后通过卫星进行传输。但是MODIS接收有其特殊性。它的数据处理过程中在交织和RS编码与DVB-S系统的处理是不一样的，DVB-S系统采用的是RS (204，188)的编码，并且交织深度为5，而MODIS数据采用(255，223) RS的编码，交织深度为4。所以如果直接采用市场上通用的数字解调芯片来进行中频接收的话，是不能正确得到MODIS数据的。这就需要应用到单片机和可编程芯片对其进行控制和扩展，来实现MODIS的中频接收。
发明内容为了克服现有的解调解码芯片只针对DVB-S系统，与MODIS信号接收有部分的不同，设计了一种符合MODIS信号接收标准的接收机。利用DVB-S解调芯片的部分功能实现QPSK解调和Viterbi译码，并通过现场可编程门阵列(FPGA)来实现巾贞同步、解交织和(255，223) RS解码功能。这样既节省了设计成本，并满足数据处理要求和数据速度。为实现上述目的，本实用新型所采用的技术方案是 I、一种MODIS中频数字机，射频前端变频输出的中频信号经过QPSK数字解调、Viterbi译码、帧同步、解交织及RS解码后的输出数据到PC端或连接到后续电路，其中，QPSK数字解调及Viterbi译码通过DVB-S解调芯片执行，其特征在于选用STV0299B作为数字解调芯片，它包含I、Q两个输入的A/D转换器，一个多标准的BPSK和QPSK解调器和一个带有Viterbi和RS译码的前向纠错单元，射频前端变频输出的I、Q两路中频信号分别连接解调芯片STV0299B的输入引脚IP和QP，设置带有复位电路的单片机MSP430F169，其P3. I管脚和P3. 3管脚通过I2C总线分别连接解调芯片STV0299B的SDA和SCL引脚，晶振的输出连接解调芯片STV0299B的XTAL_IN和XTAL_0UT引脚，在解调芯片STV0299B之后，设置可编程门阵列FPGA，选用XC3S2000芯片，它包含有数据帧同步模块、解交织模块和(255，223) RS解码模块，解调芯片STV0299B输出端口 D0-D7输出QPSK解调和Viterbi译码后的8路并行数据连接FPGA的input [7:0]端口，解调芯片STV0299B的时钟输出CLK_0UT端口连接FPGA的时钟elk引脚，FPGA的输出端口 output [7:0]的输出为解码后的MODIS裸数据。本实用新型的优点及有益效果MODIS被誉为“图谱合一的新一代遥感传感器”，它能够出色的完成对地球大气圈、水圈、生物圈以及岩石圈等的立体多尺度观测。它能够看清楚地球表面250m见方的物体。两颗卫星每天可对同一地区进行多次观测，高质量、丰富的观测数据给地理学、地质学、生物科学、水文学、气象气候学等学科研究提供了有力的基础数据支持，为近十年来遥感学科的快速发展做出了重要的贡献。作为多波段光学遥感传感器，MODIS可谓“眼观六路”，其数据不仅常常被直接应用于火灾、沙尘暴、冰、雪、洪涝、干旱等多种灾害的研究和监测工作中，它还为短期气象监测和中长期气候预报立下汗马功劳。国内厂家及科研机构对EOS接收系统现处于调研、技术准备，前期开发阶段。而整个接收系统的搭建是个复杂的过程，并不像DVB-S那样可以有多种方案选择。针对于此，本实用新型提出了对MODIS接收中重要环节——中频数字接收的开发，增强了它的通用性。本实用新型是基于通用数字卫星解调芯片和可编程芯片的一个信号中频接收模块，通过对芯片外围电路的设计和对其部分功能的控制，利用FPGA来实现外码解码和帧处理过程，实现对MODIS卫星信号的接收。可以直接应用于MODIS接收系统。提供了明确的接口，方便与射频前端和后端软件的连接。
图I是本实用新型的结构框图；图2是STV0299B解调芯片部分接口电路；图3是MSP430F169单片机控制电路；图4是电源供电电路；图5 是 Xilinx SPARTAN3 系列 XC3S2000_FG676 部分 I/O 接口电路；图6是FPGA配置电路中PROM FLASH XCF08P的部分接口电路。具体实 施方式根据MODIS数据调制方式，MODIS解调器的主要性能指标如下I、输入中频频率70MHz ;输入电平-25dBnT-55dBm。2、解调方式QPSK ;解调门限Eb/No彡5dB。3、信息速率13. 125 Mb/s 和 15Mb/s。4、载波捕获范围优于±400KHz，载波捕获时间S 300ms。5、解码方式卷积译码C0NV(7, 1/2) ,CONV(7, 3/4)可选，RS译码RS(255, 223)，交织深度1=4。6、解码输出解码数据。参看图I，本实用新型的设计思想是，采用单片机和可编程芯片FPGA对DVB-S解调芯片进行控制和扩展。射频前端接收的信号经过下变频混频得到模拟的I、Q两路中频信号，作为输入接入到中频接收机的输入端，即STV0299B的输入引脚IP和QP。晶振采用4MHz的自由晶振，接到STV0299B的XTAL_IN和XTAL_0UT引脚。当单片机复位引脚瓦Sf为高电平时，单片机通过I2C总线将程序控制字写入STV0299B，I2C总线的数据线SDA和时钟线SCL连接的是MSP430F169的P3. I管脚和P3. 3管脚。P3. I和P3. 2分别与STV0299B的SDA和SCL引脚相连。从STV0299B的输出端口 D0-D7和CLK_0UT输出QPSK解调和Viterbi译码后的数据和时钟。分别接到FPGA的input[7:0]和elk引脚，进入FPGA进行处理。FPGA输出端口 output [7:0]输出的就是MODIS裸数据。图I中，采用意法半导体公司STV0299B数字解调芯片，根据MODIS解调解码要求，通过单片机对STV0299B芯片进行控制。STV0299B芯片是意法半导体公司开发的用于数字卫星广播的带有前向纠错(FEC)的多标准解调器。它包含两个I、Q输入的A/D转换器，一个多标准的BPSK和QPSK解调器和一个带有Viterbi和RS译码的前向纠错单元。其内部采样频率最高可达到90MHz，单路最高解调速率可达到50Mbps。STV0299B可通过I2C总线对其进行控制，MSP430F169单片机通过I2C总线向芯片内部的寄存器写控制字，来达到屏蔽掉解交织和(204，188)RS译码的功能，完成MODIS信号需要的解调解码任务。STV0299B只是输出经过Viterbi内码译码后的数据，在接收过程中，还需要对数据进行帧同步、解交织和RS解码处理。因此在STV0299B芯片的输出端加了一个包括(255，223)RS解码的模块，完成帧处理、解交织和RS解码功能。利用高速现场可编程门阵列(FPGA)来实现上述功能。采用的是Xilinx公司的Spartan-3系列的XC3S2000芯片，XC3S2000芯片包括了 200万门电路，46080个逻辑单元，720Kbits的BRAM存储块，320Kbits的distributed RAM,还包括4个数字时钟管理模块，565个I/O引脚。它的工作电压需要+3. 3V，+2. 5V和+1. 25V，其中+3. 3V是FPGA的I/O端口的供电电源，+2. 5V是FPGA的辅助供电电源，+1. 25V是FPGA的内核供电电源。通过Xilinx公司的开发软件ISE，编写VerilogHDL语言程序，经过仿真、配置、下载到芯片内部，达到所需要的功能。FPGA芯片内部模块包括帧同步模块、解交织模块、和(255，223) RS解码模块。定义I/O引脚为input [7:0] 8路并行输入信号，接STV0299B的数据输出；elk :驱动时钟，接STV0299B的时钟输出；output [7:0] :8路并行输出信号，输出解码后的MODIS数据。如图2，是STV0299B的硬件外围接口电路原理图。输出端输出8路并行信号D7、D6、D5、D4、D3、D2、D1、D0 和一路时钟信号 CLK_OUT。其中 D0-D7 引脚与 FPGA 的 input [7:0]连接，作为FPGA的输入，CLK_OUT与FPGA设计定义的输入引脚elk相连接，作为时钟输入。在进行输入I、Q信号的处理之前，需要对整个电路进行复位操作，我们利用单片机的复位电路来实现。如图3，是单片机的外围电路原理图。MSP430F169的复位引脚_正常工作时该引脚将处于高电平。在系统中，复位电路主要完成系统的上电复位和系统在运行时用户的按键复位，复位电路可由简单的RC电路构成，在这里采用简单的由电阻、电容、二极管构成的RC复位电路。当系统上电时，EST 71脚的状态由电容充电从低电平转向高电平，系统由复位状态转向正常工作状态。经使用证明，其复位逻辑是可靠的。单片机MSP430F169与STV0299B通过I2C总线结构连接，当复位成功后，单片机通过I2C总线将程序控制字写入STV0299B, I2C总线的数据线SDA和时钟线SCL连接的是MSP430F169的P3. I管脚和P3. 3 管脚。即P3. I和P3. 2分别与STV0299B的SDA和SCL引脚相连。单片机程序的下载是通过JTAG接口来实现的，图3中相关JTAG引脚的定义为TCK为测试时钟输入；TDI为测试数据输入，编写完成的程序通过TDI引脚输入JTAG接口 ；TD0为测试数据输出，下载的程序数据通过TDO引脚从JTAG接口输出；TMS为测试模式选择，TMS用来设置JTAG接口处于某种特定的测试模式；TRST为测试复位，输入引脚，低电平有效。将这几个引脚与JTAG接口的数据线连接即可从PC机向单片机内下载程序。图4是电源电路的原理图，采用的是电源芯片TPS70451提供供电电源。可以提供
3.3V、1.8V和可变的电源。在各个电源的输出端与数字地之间接入一个LED，如图4中Dl和D2，指示电源的状态，若LED灯亮，表示电源模块正常通电，LED不亮，则显示电源模块未能正常供电。图5是Xilinx SPARTAN3系列XC3S2000_FG676部分输入输出接口电路。模块定义的I/O引脚在ISE引脚约束中定义为图中如下管脚input [7:0]定义为图5中的FPGAA_l、FPGA A_2、FPGA A_3、FPGA A_4、FPGA A_5、FPGA A_6、FPGA A_7 和 FPGA A_9, elk 定义为管脚 CLKIN，output[7:0]定义为 FPGA A_13、FPGA A_14、FPGA A_15、FPGA A_16、FPGAA_17、FPGA A_18、FPGA A_19、FPGA A_20。XC3S2000_FG676 的硬件设计通过 Verilog HDL语言编写，实现帧同步、解交织和(255，223) RS解码的电路模块。输出output [7:0]就是中频信号进过解调解码处理后的MODIS裸数据。图6所示是FPGA的配置芯片XCF08P的部分接口电路。通常情况下，FPGA用来存储配置信息程序的是其内部的SRAM，是掉电要丢失的，下次需要测试使用FPGA时则要重新配置程序信息到SRAM中去，这样做在实际产品应用中是不可行的。因此我们在FPGA外围添加了一个配置电路，用来存储对FPGA的配置程序，掉电后程序仍保存在配置芯片中，下次上电时FPGA将主动读取其中的信息，将其加载到FPGA中。这里我们采用的是Xilinx公司的Platform FLASH，具体的型号为XCF08P，最多可以储存8M比特的数据量。如图6中，程序的下载也是通过JTAG接口来完成的，XCF08P的TCK、TMS、TDI和TDO引脚如单片机的JTAG接口一样设计。中频接收机上电后，XCF08P的RESET引脚从低电平变为高电平，实现复位功能，XCF08P开始将内部存储的配置信息传输到FPGA中。RESET引脚的复位操作只要将其连接单片机的复位引脚_即可。在此实用新型中FPGA与FLASH的配置方式是主模式，即XC3S2000_FG676主动|口」XCF08P提供时钟信号，图中XCF08P的CLK引脚是时钟输入引脚，与XC3S2000_FG676的CLKOUT引脚相连。而XCF08P的时钟输出引脚CLKOUT是空置的状态。XCF08P与XC3S2000_FG676的配置信息数据传输是通过XCF08P的引脚D0-D7的连接 XC3S2000_FG676 的 D0、D1、D2、D3、D4、D5、D6、D7 引脚来实现的。XCF08P 的 BUSY 引脚连接XC3S2000_FG676的D0UT/BUSY引脚，当配置信 息数据正在传输时，XC3S2000_FG676通过此引脚向XCF08P的BUSY发送高电平。由中频接收机得到的解码后数据输出可以通过接口电路与PC相连，或者连接到后续电路中。
权利要求1.一种MODIS中频数字机，射频前端变频输出的中频信号经过QPSK数字解调、Viterbi译码、帧同步、解交织及RS解码后的输出数据到PC端或连接到后续电路，其中，QPSK数字解调及Viterbi译码通过DVB-S解调芯片执行，其特征在于选用STV0299B作为数字解调芯片，它包含I、Q两个输入的A/D转换器，一个多标准的BPSK和QPSK解调器和一个带有Viterbi和RS译码的前向纠错单元，射频前端变频输出的I、Q两路中频信号分别连接解调芯片STV0299B的输入引脚IP和QP，设置带有复位电路的单片机MSP430F169，其P3. I管脚和P3. 3管脚通过I2C总线分别连接解调芯片STV0299B的SDA和SCL引脚，晶振的输出连接解调芯片STV0299B的XTAL_IN和XTAL_0UT引脚，在解调芯片STV0299B之后，设置可编程门阵列FPGA，选用XC3S2000芯片，它包含有数据帧同步模块、解交织模块和(255，223)RS解码模块，解调芯片STV0299B输出端口 D0-D7输出QPSK解调和Viterbi译码后的8路并行数据连接FPGA的input [7:0]端口，解调芯片STV0299B的时钟输出CLK_0UT端口连接FPGA的时钟elk引脚，FPGA的输出端口 output[7:0]的输出为解码后的MODIS裸数据。
专利摘要一种MODIS中频数字机，射频前端变频输出的I、Q两路中频信号分别连接解调芯片STV0299B的输入引脚IP和QP，设置带有复位电路的单片机MSP430F169，其P3.1管脚和P3.3管脚通过I2C总线分别连接解调芯片STV0299B的SDA和SCL引脚，晶振的输出连接解调芯片STV0299B的XTAL_IN和XTAL_OUT引脚，在解调芯片STV0299B之后，设置可编程门阵列FPGA，选用XC3S2000芯片，解调芯片STV0299B输出端口D0-D7输出QPSK解调和Viterbi译码后的8路并行数据连接FPGA的input[7:0]端口，解调芯片STV0299B的时钟输出CLK_OUT端口连接FPGA的时钟clk引脚，FPGA的输出端口output[7:0]的输出为解码后的MODIS裸数据。
文档编号H04N5/44GK202364323SQ20112050415
公开日2012年8月1日 申请日期2011年12月7日 优先权日2011年12月7日
发明者孔维萍, 宗鹏, 韩潇 申请人:南京航空航天大学
技术领域：
本实用新型涉及一种MODIS中频数字接收机，属于卫星通信技术领域。
背景技术：
MODIS (中分辨率成像光谱仪)是搭载在terra和aqua卫星上的一个重要的传感器，是卫星上唯一将实时观测数 据通过X波段向全世界直接广播，并可以免费接收数据并无偿使用的星载仪器，全球许多国家和地区都在接收和使用MODIS数据。MODIS扫描周期为I. 477秒，每条扫描线沿扫描方向有1354个Pixels，沿卫星轨道方向有10个IKMD的IF0V。白天扫描每个点在两个MODIS包中传输，第一个包传输IFOV I 5，第二个包传输IFOV 6 10利用CCSDS进行了封装，使用(255，223) RS解码进行纠错。整个CCSDS包(包括同步码4个字节)长度为1024字节。裸数据是最原始的地面接收数据，它含有满足CCSDS标准(CCSDS 102.0-B-4)的数据包(CADU)。它经过格式化同步、去扰、RS纠错、格式转变等相应的步骤和程序，处理成为MODIS 0级数据产品。MODIS数据产品对气象、农业等有极大的指导作用。近几年随着我国高速数据通信业务的发展，尤其是卫星通信领域应用的需求，自主开发实现高速的MODIS数字接收机变得十分必要。一个完整的EOS / MODIS卫星数据接收系统包括3m跟踪天线及天线控制器、波导馈源及X波段L NA,EOS-AMl下变频器、MODIS中频数字接收机(QPSK解调器、Viterbi解调器、RS解码器)、高速数据摄入卡、计算机和ShineTek2000 EOS SHOP V1.0处理软件包)。而MODIS中频数字接收机是中频接收极为关键的一环。MODIS信号经过天线、高频头、和下变频器，从射频端变频得到70MHz中频信号。MODIS中频数字接收机的任务就是对输入的中频信号进行QPSK数字解调、Viterbi译码帧同步、解交织和RS译码，输出经过RS解码后的数据到PC端，进行数据格式转换，得到MODIS0级数据产品。随着DVB技术在世界范围内广泛应用，各芯片制造厂商竞相角逐DVB信道解码、信源解码芯片市场，投入巨资开发DVB新产品，并提出了各自的开发方案，这使得目前市场上的芯片种类繁多。DVB-S标准提供了一套完整的适用于卫星传输的数字电视系统规范，选定IS0/IEC MPEG-2标准作为音频及视频的编码压缩方式，对信源编码进行了统一；随后对 MPEG-2码流进行打包形成传输流(TS)，进行多个传输流复用，然后进行信道编码和数字调制，最后通过卫星进行传输。但是MODIS接收有其特殊性。它的数据处理过程中在交织和RS编码与DVB-S系统的处理是不一样的，DVB-S系统采用的是RS (204，188)的编码，并且交织深度为5，而MODIS数据采用(255，223) RS的编码，交织深度为4。所以如果直接采用市场上通用的数字解调芯片来进行中频接收的话，是不能正确得到MODIS数据的。这就需要应用到单片机和可编程芯片对其进行控制和扩展，来实现MODIS的中频接收。
发明内容为了克服现有的解调解码芯片只针对DVB-S系统，与MODIS信号接收有部分的不同，设计了一种符合MODIS信号接收标准的接收机。利用DVB-S解调芯片的部分功能实现QPSK解调和Viterbi译码，并通过现场可编程门阵列(FPGA)来实现巾贞同步、解交织和(255，223) RS解码功能。这样既节省了设计成本，并满足数据处理要求和数据速度。为实现上述目的，本实用新型所采用的技术方案是 I、一种MODIS中频数字机，射频前端变频输出的中频信号经过QPSK数字解调、Viterbi译码、帧同步、解交织及RS解码后的输出数据到PC端或连接到后续电路，其中，QPSK数字解调及Viterbi译码通过DVB-S解调芯片执行，其特征在于选用STV0299B作为数字解调芯片，它包含I、Q两个输入的A/D转换器，一个多标准的BPSK和QPSK解调器和一个带有Viterbi和RS译码的前向纠错单元，射频前端变频输出的I、Q两路中频信号分别连接解调芯片STV0299B的输入引脚IP和QP，设置带有复位电路的单片机MSP430F169，其P3. I管脚和P3. 3管脚通过I2C总线分别连接解调芯片STV0299B的SDA和SCL引脚，晶振的输出连接解调芯片STV0299B的XTAL_IN和XTAL_0UT引脚，在解调芯片STV0299B之后，设置可编程门阵列FPGA，选用XC3S2000芯片，它包含有数据帧同步模块、解交织模块和(255，223) RS解码模块，解调芯片STV0299B输出端口 D0-D7输出QPSK解调和Viterbi译码后的8路并行数据连接FPGA的input [7:0]端口，解调芯片STV0299B的时钟输出CLK_0UT端口连接FPGA的时钟elk引脚，FPGA的输出端口 output [7:0]的输出为解码后的MODIS裸数据。本实用新型的优点及有益效果MODIS被誉为“图谱合一的新一代遥感传感器”，它能够出色的完成对地球大气圈、水圈、生物圈以及岩石圈等的立体多尺度观测。它能够看清楚地球表面250m见方的物体。两颗卫星每天可对同一地区进行多次观测，高质量、丰富的观测数据给地理学、地质学、生物科学、水文学、气象气候学等学科研究提供了有力的基础数据支持，为近十年来遥感学科的快速发展做出了重要的贡献。作为多波段光学遥感传感器，MODIS可谓“眼观六路”，其数据不仅常常被直接应用于火灾、沙尘暴、冰、雪、洪涝、干旱等多种灾害的研究和监测工作中，它还为短期气象监测和中长期气候预报立下汗马功劳。国内厂家及科研机构对EOS接收系统现处于调研、技术准备，前期开发阶段。而整个接收系统的搭建是个复杂的过程，并不像DVB-S那样可以有多种方案选择。针对于此，本实用新型提出了对MODIS接收中重要环节——中频数字接收的开发，增强了它的通用性。本实用新型是基于通用数字卫星解调芯片和可编程芯片的一个信号中频接收模块，通过对芯片外围电路的设计和对其部分功能的控制，利用FPGA来实现外码解码和帧处理过程，实现对MODIS卫星信号的接收。可以直接应用于MODIS接收系统。提供了明确的接口，方便与射频前端和后端软件的连接。
图I是本实用新型的结构框图；图2是STV0299B解调芯片部分接口电路；图3是MSP430F169单片机控制电路；图4是电源供电电路；图5 是 Xilinx SPARTAN3 系列 XC3S2000_FG676 部分 I/O 接口电路；图6是FPGA配置电路中PROM FLASH XCF08P的部分接口电路。具体实 施方式根据MODIS数据调制方式，MODIS解调器的主要性能指标如下I、输入中频频率70MHz ;输入电平-25dBnT-55dBm。2、解调方式QPSK ;解调门限Eb/No彡5dB。3、信息速率13. 125 Mb/s 和 15Mb/s。4、载波捕获范围优于±400KHz，载波捕获时间S 300ms。5、解码方式卷积译码C0NV(7, 1/2) ,CONV(7, 3/4)可选，RS译码RS(255, 223)，交织深度1=4。6、解码输出解码数据。参看图I，本实用新型的设计思想是，采用单片机和可编程芯片FPGA对DVB-S解调芯片进行控制和扩展。射频前端接收的信号经过下变频混频得到模拟的I、Q两路中频信号，作为输入接入到中频接收机的输入端，即STV0299B的输入引脚IP和QP。晶振采用4MHz的自由晶振，接到STV0299B的XTAL_IN和XTAL_0UT引脚。当单片机复位引脚瓦Sf为高电平时，单片机通过I2C总线将程序控制字写入STV0299B，I2C总线的数据线SDA和时钟线SCL连接的是MSP430F169的P3. I管脚和P3. 3管脚。P3. I和P3. 2分别与STV0299B的SDA和SCL引脚相连。从STV0299B的输出端口 D0-D7和CLK_0UT输出QPSK解调和Viterbi译码后的数据和时钟。分别接到FPGA的input[7:0]和elk引脚，进入FPGA进行处理。FPGA输出端口 output [7:0]输出的就是MODIS裸数据。图I中，采用意法半导体公司STV0299B数字解调芯片，根据MODIS解调解码要求，通过单片机对STV0299B芯片进行控制。STV0299B芯片是意法半导体公司开发的用于数字卫星广播的带有前向纠错(FEC)的多标准解调器。它包含两个I、Q输入的A/D转换器，一个多标准的BPSK和QPSK解调器和一个带有Viterbi和RS译码的前向纠错单元。其内部采样频率最高可达到90MHz，单路最高解调速率可达到50Mbps。STV0299B可通过I2C总线对其进行控制，MSP430F169单片机通过I2C总线向芯片内部的寄存器写控制字，来达到屏蔽掉解交织和(204，188)RS译码的功能，完成MODIS信号需要的解调解码任务。STV0299B只是输出经过Viterbi内码译码后的数据，在接收过程中，还需要对数据进行帧同步、解交织和RS解码处理。因此在STV0299B芯片的输出端加了一个包括(255，223)RS解码的模块，完成帧处理、解交织和RS解码功能。利用高速现场可编程门阵列(FPGA)来实现上述功能。采用的是Xilinx公司的Spartan-3系列的XC3S2000芯片，XC3S2000芯片包括了 200万门电路，46080个逻辑单元，720Kbits的BRAM存储块，320Kbits的distributed RAM,还包括4个数字时钟管理模块，565个I/O引脚。它的工作电压需要+3. 3V，+2. 5V和+1. 25V，其中+3. 3V是FPGA的I/O端口的供电电源，+2. 5V是FPGA的辅助供电电源，+1. 25V是FPGA的内核供电电源。通过Xilinx公司的开发软件ISE，编写VerilogHDL语言程序，经过仿真、配置、下载到芯片内部，达到所需要的功能。FPGA芯片内部模块包括帧同步模块、解交织模块、和(255，223) RS解码模块。定义I/O引脚为input [7:0] 8路并行输入信号，接STV0299B的数据输出；elk :驱动时钟，接STV0299B的时钟输出；output [7:0] :8路并行输出信号，输出解码后的MODIS数据。如图2，是STV0299B的硬件外围接口电路原理图。输出端输出8路并行信号D7、D6、D5、D4、D3、D2、D1、D0 和一路时钟信号 CLK_OUT。其中 D0-D7 引脚与 FPGA 的 input [7:0]连接，作为FPGA的输入，CLK_OUT与FPGA设计定义的输入引脚elk相连接，作为时钟输入。在进行输入I、Q信号的处理之前，需要对整个电路进行复位操作，我们利用单片机的复位电路来实现。如图3，是单片机的外围电路原理图。MSP430F169的复位引脚_正常工作时该引脚将处于高电平。在系统中，复位电路主要完成系统的上电复位和系统在运行时用户的按键复位，复位电路可由简单的RC电路构成，在这里采用简单的由电阻、电容、二极管构成的RC复位电路。当系统上电时，EST 71脚的状态由电容充电从低电平转向高电平，系统由复位状态转向正常工作状态。经使用证明，其复位逻辑是可靠的。单片机MSP430F169与STV0299B通过I2C总线结构连接，当复位成功后，单片机通过I2C总线将程序控制字写入STV0299B, I2C总线的数据线SDA和时钟线SCL连接的是MSP430F169的P3. I管脚和P3. 3 管脚。即P3. I和P3. 2分别与STV0299B的SDA和SCL引脚相连。单片机程序的下载是通过JTAG接口来实现的，图3中相关JTAG引脚的定义为TCK为测试时钟输入；TDI为测试数据输入，编写完成的程序通过TDI引脚输入JTAG接口 ；TD0为测试数据输出，下载的程序数据通过TDO引脚从JTAG接口输出；TMS为测试模式选择，TMS用来设置JTAG接口处于某种特定的测试模式；TRST为测试复位，输入引脚，低电平有效。将这几个引脚与JTAG接口的数据线连接即可从PC机向单片机内下载程序。图4是电源电路的原理图，采用的是电源芯片TPS70451提供供电电源。可以提供
3.3V、1.8V和可变的电源。在各个电源的输出端与数字地之间接入一个LED，如图4中Dl和D2，指示电源的状态，若LED灯亮，表示电源模块正常通电，LED不亮，则显示电源模块未能正常供电。图5是Xilinx SPARTAN3系列XC3S2000_FG676部分输入输出接口电路。模块定义的I/O引脚在ISE引脚约束中定义为图中如下管脚input [7:0]定义为图5中的FPGAA_l、FPGA A_2、FPGA A_3、FPGA A_4、FPGA A_5、FPGA A_6、FPGA A_7 和 FPGA A_9, elk 定义为管脚 CLKIN，output[7:0]定义为 FPGA A_13、FPGA A_14、FPGA A_15、FPGA A_16、FPGAA_17、FPGA A_18、FPGA A_19、FPGA A_20。XC3S2000_FG676 的硬件设计通过 Verilog HDL语言编写，实现帧同步、解交织和(255，223) RS解码的电路模块。输出output [7:0]就是中频信号进过解调解码处理后的MODIS裸数据。图6所示是FPGA的配置芯片XCF08P的部分接口电路。通常情况下，FPGA用来存储配置信息程序的是其内部的SRAM，是掉电要丢失的，下次需要测试使用FPGA时则要重新配置程序信息到SRAM中去，这样做在实际产品应用中是不可行的。因此我们在FPGA外围添加了一个配置电路，用来存储对FPGA的配置程序，掉电后程序仍保存在配置芯片中，下次上电时FPGA将主动读取其中的信息，将其加载到FPGA中。这里我们采用的是Xilinx公司的Platform FLASH，具体的型号为XCF08P，最多可以储存8M比特的数据量。如图6中，程序的下载也是通过JTAG接口来完成的，XCF08P的TCK、TMS、TDI和TDO引脚如单片机的JTAG接口一样设计。中频接收机上电后，XCF08P的RESET引脚从低电平变为高电平，实现复位功能，XCF08P开始将内部存储的配置信息传输到FPGA中。RESET引脚的复位操作只要将其连接单片机的复位引脚_即可。在此实用新型中FPGA与FLASH的配置方式是主模式，即XC3S2000_FG676主动|口」XCF08P提供时钟信号，图中XCF08P的CLK引脚是时钟输入引脚，与XC3S2000_FG676的CLKOUT引脚相连。而XCF08P的时钟输出引脚CLKOUT是空置的状态。XCF08P与XC3S2000_FG676的配置信息数据传输是通过XCF08P的引脚D0-D7的连接 XC3S2000_FG676 的 D0、D1、D2、D3、D4、D5、D6、D7 引脚来实现的。XCF08P 的 BUSY 引脚连接XC3S2000_FG676的D0UT/BUSY引脚，当配置信 息数据正在传输时，XC3S2000_FG676通过此引脚向XCF08P的BUSY发送高电平。由中频接收机得到的解码后数据输出可以通过接口电路与PC相连，或者连接到后续电路中。
权利要求1.一种MODIS中频数字机，射频前端变频输出的中频信号经过QPSK数字解调、Viterbi译码、帧同步、解交织及RS解码后的输出数据到PC端或连接到后续电路，其中，QPSK数字解调及Viterbi译码通过DVB-S解调芯片执行，其特征在于选用STV0299B作为数字解调芯片，它包含I、Q两个输入的A/D转换器，一个多标准的BPSK和QPSK解调器和一个带有Viterbi和RS译码的前向纠错单元，射频前端变频输出的I、Q两路中频信号分别连接解调芯片STV0299B的输入引脚IP和QP，设置带有复位电路的单片机MSP430F169，其P3. I管脚和P3. 3管脚通过I2C总线分别连接解调芯片STV0299B的SDA和SCL引脚，晶振的输出连接解调芯片STV0299B的XTAL_IN和XTAL_0UT引脚，在解调芯片STV0299B之后，设置可编程门阵列FPGA，选用XC3S2000芯片，它包含有数据帧同步模块、解交织模块和(255，223)RS解码模块，解调芯片STV0299B输出端口 D0-D7输出QPSK解调和Viterbi译码后的8路并行数据连接FPGA的input [7:0]端口，解调芯片STV0299B的时钟输出CLK_0UT端口连接FPGA的时钟elk引脚，FPGA的输出端口 output[7:0]的输出为解码后的MODIS裸数据。
专利摘要一种MODIS中频数字机，射频前端变频输出的I、Q两路中频信号分别连接解调芯片STV0299B的输入引脚IP和QP，设置带有复位电路的单片机MSP430F169，其P3.1管脚和P3.3管脚通过I2C总线分别连接解调芯片STV0299B的SDA和SCL引脚，晶振的输出连接解调芯片STV0299B的XTAL_IN和XTAL_OUT引脚，在解调芯片STV0299B之后，设置可编程门阵列FPGA，选用XC3S2000芯片，解调芯片STV0299B输出端口D0-D7输出QPSK解调和Viterbi译码后的8路并行数据连接FPGA的input[7:0]端口，解调芯片STV0299B的时钟输出CLK_OUT端口连接FPGA的时钟clk引脚，FPGA的输出端口output[7:0]的输出为解码后的MODIS裸数据。
文档编号H04N5/44GK202364323SQ20112050415
公开日2012年8月1日 申请日期2011年12月7日 优先权日2011年12月7日
发明者孔维萍, 宗鹏, 韩潇 申请人:南京航空航天大学
最新回复(0)